## LIGHT EMISSION DEVICE

Publication number: JP2001343933 (A)

Publication date:

2001-12-14

Inventor(s):

INUKAI KAZUTAKA

Applicant(s):

SEMICONDUCTOR ENERGY LAB

Classification:
- international:

H01L51/50; G09F9/30; G09G3/00; G09G3/20; G09G3/30; G09G3/32; H01L27/15; H01L27/32; H01L31/12; H05B33/00;

H05B33/14; H01L51/50; G09F9/30; G09G3/00; G09G3/20; G09G3/30; G09G3/32; H01L27/15; H01L27/28; H01L31/12; H05B33/00; H05B33/14; (IPC1-7): G09G3/30; G09F9/30;

G09G3/20; H05B33/14


- European:

Application number: JP20000359032 20001127

Priority number(s): JP19990338786 19991129; JP20000086968 20000327

## Abstract of JP 2001343933 (A)

PROBLEM TO BE SOLVED: To provide an active matrix type light emission device capable of performing sharp multi-level color display. SOLUTION: In this light emission device, plural pixels of a pixel part are enclosed respectively with a source signal line, a first gate signal line, a second gate signal line and a power source supplying line and each pixel has a TFT (thin film transistor) for switching, a TFT for EL(electroluminescence) drive, a TFT for erasure and an EL(electroluminescent) element.



Also published as:

EP1103946 (A3)

TW525122 (B)

more >>

国 EP1103946 (A2)

T EP1103946 (B1)

🕏 US7113154 (B1)

Data supplied from the esp@cenet database — Worldwide

Family list

7 application(s) for: JP2001343933 (A)

1 Electronic equipment

Inventor: KAZUTAKA INUKAI [JP] Applicant: SEMICONDUCTOR ENERGY LAB

[JP]

EC: IPC: H01L51/50; G09F9/30; G09G3/00; (+24)

Publication info: CN1298167 (A) - 2001-06-06

CN1227634 (C) -- 2005-11-16

2 Gradation control for an active matrix EL display

Inventor: INUKAI KAZUTAKA [JP] Applica

Applicant: SEMICONDUCTOR ENERGY LAB

Į.

EC: IPC: G09G3/30; H01L51/50; G09F9/30; (+19)

Publication info: DE60035018 (T2) - 2007-09-13

3 Gradation control for an active matrix EL display

Inventor: INUKAI KAZUTAKA [JP] Applicant: SEMICONDUCTOR ENERGY LAB

[JP]

EC: IPC: H01L51/50; G09F9/30; G09G3/00; (+21)

Publication info: EP1103946 (A2) — 2001-05-30

EP1103946 (A3) — 2002-11-20 EP1103946 (B1) — 2007-05-30

4 LIGHT EMISSION DEVICE

Inventor: INUKAI KAZUTAKA Applicant: SEMICONDUCTOR ENERGY LAB

EC: IPC: H01L51/50; G09F9/30; G09G3/00; (+23)

Publication info: JP2001343933 (A) — 2001-12-14

5 ELECTRONIC DEVICE

Inventor: INUKAI KAZUTAKA Applicant: SEMICONDUCTOR ENERGY LAB KK

EC: IPC: H01L51/50; G09F9/30; G09G3/00; (+20)

Publication info: KR20010052029 (A) -- 2001-06-25

6 Electronic device

Inventor: INUKAI KAZUTAKA [JP] Applicant: SEMICONDUCTOR ENERGY LAB

JJP1

EC: IPC: H01L51/50; G09F9/30; G09G3/00; (+21)

Publication info: TW525122 (B) - 2003-03-21

7 Electronic device

Inventor: INUKAI KAZUTAKA [JP] Applicant: SEMICONDUCTOR ENERGY LAB

[JP]

EC: IPC: G09G3/30; H01L51/50; G09F9/30; (+19)

Publication info: US7113154 (B1) - 2006-09-26

Data supplied from the **esp@cenet** database — Worldwide

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公閱番号 特開2001-343933

(P2001-343933A)

(43) 公開日 平成13年12月14日(2001.12.14)

(51) Int.Cl.7		識別記号		ΡI				Ť	-7]-ド(参考)
G 0 9 G	3/30			G 0 9	G 3/	/30		J	3 K 0 0 7
G09F	9/30	3 3 8		G 0 9	F 9/	/30		3 3 8	5 C O 8 O
		365						365Z	5 C O 9 4
G09G	3/20	6 1 1		G 0 9	9 G 3/	/20		611H	
		624						624B	
			審査請求	未請求	<b>静水項</b> (	か数22	OL	(全 50 頁)	最終頁に続く

(21)出願番号 特願2000-359032(P2000-359032)
(22)出願日 平成12年11月27日(2000, 11, 27)
(31)優先権主張番号 特願平11-338786
(32)優先日 平成11年11月29日(1999, 11, 29)
(33)優先権主張番号 特願2000-86968(P2000-86968)

日本(JP)

平成12年3月27日(2000, 3, 27)

(71)出願人 000153878株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地(72)発明者 犬飼 和隆

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

最終頁に続く

## (54) [発明の名称] 発光装置


#### (57)【要約】

(32)優先日

(33)優先権主張国

【課題】 鮮明な多階調カラー表示の可能なアクティブマトリクス型の発光装置を提供する。

【解決手段】 画素部が有する複数の画素は、ソース信号線と、第1のゲート信号線と、第2のゲート信号線と、電源供給線とで囲まれており、前記複数の画素は、スイッチング用TFTと、EL駆動用TFTと、消去用TFTと、EL素子とをそれぞれ有しており、いることを特徴とする発光装置。



## 【特許請求の範囲】

【請求項1】ソース信号線駆動回路と、第1のゲート信 号線駆動回路と、第2のゲート信号線駆動回路と、画素 部とを有する発光装置であって、

前記画素部は複数の画素を有しており、

前記複数の画素は、EL素子と、前記EL素子の発光を それぞれ制御するEL駆動用TFTと、前記EL駆動用 TFTの駆動を制御するスイッチング用TFT及び消去 用TFTとを有し、

ング用TFTの駆動が制御され、

前記第2のゲート信号線駆動回路によって前記消去用T FTの駆動が制御され、

前記複数のEL素子の発光する時間を制御することで階 調表示を行うことを特徴とする発光装置。

【請求項2】ソース信号線駆動回路と、第1のゲート信 号線駆動回路と、第2のゲート信号線駆動回路と、画素 部と、前記ソース信号線駆動回路に接続された複数のソ ース信号線と、前記第1のゲート信号線駆動回路に接続 された複数の第1のゲート信号線と、前記第2のゲート 信号線駆動回路に接続された複数の第2のゲート信号線 と、電源供給線とを有する発光装置であって、

前記画素部は複数の画素を有しており、

前記複数の画素は、スイッチング用TFTと、EL駆動 用TFTと、消去用TFTと、EL素子とをそれぞれ有

前記スイッチング用TFTが有するゲート電極は前記第 1のゲート信号線と接続されており、

前記スイッチング用TFTが有するソース領域とドレイ は前記EL駆動用TFTが有するゲート電極と接続され

前記消去用TFTが有するゲート電極は前記第2のゲー ト信号線と接続されており、

前記消去用TFTが有するソース領域とドレイン領域 は、一方は前記電源供給線と、もう一方は前記EL駆動 用TFTが有するゲート電極と接続されており、

前記EL駆動用TFTが有するソース領域とドレイン領 域は、一方は前記電源供給線に、もう一方は前記EL素 子に接続されていることを特徴とする発光装置。

【請求項3】ソース信号線駆動回路と、第1のゲート信 号線駆動回路と、第2のゲート信号線駆動回路と、画素 部と、前記ソース信号線駆動回路に接続された複数のソ ース信号線と、前記第1のゲート信号線駆動回路に接続 された複数の第1のゲート信号線と、前記第2のゲート 信号線駆動回路に接続された複数の第2のゲート信号線 と、一定の電位に保たれた電源供給線とを有する発光装 置であって、

前記画素部は複数の画素を有しており、

前記複数の画素は、スイッチング用TFTと、EL駆動 50 ト信号線と接続されており、

用TFTと、消去用TFTと、EL素子とをそれぞれ有

前記EL素子は、画素電極と、一定の電位に保たれた対 向電極と、前記画素電極と前記対向電極の間に設けられ たEL層とを有しており、

前記スイッチング用TFTが有するゲート電極は前記第 1のゲート信号線と接続されており、

前記スイッチング用TFTが有するソース領域とドレイ ン領域は、一方は前記複数のソース信号線と、もう一方 前記第1のゲート信号線駆動回路によって前記スイッチ 10 は前記EL駆動用TFTが有するゲート電極と接続され ており、

> 前記消去用TFTが有するゲート電極は前記第2のゲー ト信号線と接続されており、

> 前記消去用TFTが有するソース領域とドレイン領域 は、一方は前記電源供給線と、もう一方は前記EL駆動 用TFTが有するゲート電極と接続されており、

前記EL駆動用TFTが有するソース領域とドレイン領 域は、一方は前記電源供給線に、もう一方は前記EL素 子が有する画素電極に接続されていることを特徴とする 20 発光装置。

【請求項4】請求項3において、前記EL層は低分子系 有機物質またはポリマー系有機物質であることを特徴と する発光装置。

【請求項5】請求項4において、前記低分子系有機物質 は、Alg3(トリスー8ーキノリライトーアルミニウ ム)またはTPD(トリフェニルアミン誘導体)からな ることを特徴とする発光装置。

【請求項6】請求項4において、前記ポリマー系有機物 質は、PPV(ポリフェニレンビニレン)、PVK(ポ ン領域は、一方は前記複数のソース信号線と、もう一方 30 リビニルカルバゾール)またはポリカーボネートからな ることを特徴とする発光装置。

> 【請求項7】ソース信号線駆動回路と、第1のゲート信 **号線駆動回路と、第2のゲート信号線駆動回路と、画業** 部と、前記ソース信号線駆動回路に接続された複数のソ ース信号線と、前記第1のゲート信号線駆動回路に接続 された複数の第1のゲート信号線と、前記第2のゲート 信号線駆動回路に接続された複数の第2のゲート信号 線と、電源供給線とを有する発光装置であって、前記画 素部は複数の画素を有しており、

40 前記複数の画素は、スイッチング用TFTと、EL駆動 用TFTと、消去用TFTと、EL素子とをそれぞれ有

前記スイッチング用TFTが有するゲート電極は前記第 1のゲート信号線と接続されており、

前記スイッチング用TFTが有するソース領域とドレイ ン領域は、一方は前記複数のソース信号線と、もう一方 は前記EL駆動用TFTが有するゲート電極と接続され ており、

前記消去用TFTが有するゲート電極は前記第2のゲー

前記消去用TFTが有するソース領域とドレイン領域 は、一方は前記電源供給線と、もう一方は前記EL駆動 用TFTが有するゲート電極と接続されており、前記E L駆動用TFTが有するソース領域とドレイン領域は、 一方は前記電源供給線に、もう一方は前記EL素子に接 続されており、

3

1フレーム期間内にn個の書き込み期間Tal、Ta 2、…、Tanと、(m-1) 個の消去期間Te1、T e 2、…、Te (m-1) (mは2からnまでの任意の 数)とが設けられており、

前記書き込み期間Ta1、Ta2、…、Tanにおい て、前記ソース信号線駆動回路から前記ソース信号線を 介してデジタルデータ信号が前記複数の画素の全てに入 カされ。

前記消去期間Te1、Te2、…、Te(m-1)にお いて、前記複数の画素に入力された前記デジタルデータ 信号が全て消去され、

前記n個の書き込み期間Tal、Tal、…、Tanの うち、書き込み期間Tal、Tal、Tal、Tamと、前 記消去期間Te1、Te2、…、Te(m-1)とはそ 20 ト信号線と接続されており、 れぞれ互いに一部重なっており、

前記n個の書き込み期間Ta1、Ta2、…、Tanの うちの書き込み期間Tal、Tal、…、Ta(m-1) のそれぞれが開始されてから、前記消去期間Te 1、Te2、…、Te(m-1) のそれぞれが開始され るまでの期間が、表示期間Tr1、Tr2、…、Tr (m-1) であり、

前記消去期間Te1、Te2、…、Te(m-1)のそ れぞれが開始されてから、前記n個の書き込み期間Ta 1、Ta2、…、Tanのうちの書き込み期間Ta1、 Ta2、…、Tamのそれぞれが開始されるまでの期間 が、非表示期間Td1、Td2、…、Tdnであり、 前記n個の書き込み期間Tal、Tal、…、Tanの うちの書き込み期間Tam、Ta(m+1)、…、Ta nのそれぞれが開始されてから、前記各書き込み期間T am、Ta (m+1)、…、Tanの次の書き込み期間 のそれぞれが開始されるまでの期間が表示期間Trm、 Tr(m+1), ...,  $Trn \sigma b 0$ ,

前記デジタルデータ信号によって、前記表示期間 Tr 発光するか発光しないかが選択され、

前記n個の書き込み期間Tal、Tal、…、Tan と、前記 (m-1) 個の消去期間 Te1、Te2、…、 Te(m-1) の長さは全て同じであり、

前記表示期間Tr1、Tr2、…、Trnの長さの比 は、 $2^{0}$ :  $2^{1}$ : …、 $2^{(n-1)}$ で表されることを特徴とす る発光装置。

【請求項8】ソース信号線駆動回路と、第1のゲート信 号線駆動回路と、第2のゲート信号線駆動回路と、画素 ース信号線と、前記第1のゲート信号線駆動回路に接続 された複数の第1のゲート信号線と、前記第2のゲート 信号線駆動回路に接続された複数の第2のゲート信号線 と、一定の電位に保たれた電源供給線とを有する発光装 置であって、

前記画素部は複数の画素を有しており、

前記複数の画素は、スイッチング用TFTと、EL駆動 用TFTと、消去用TFTと、EL素子とをそれぞれ有

10 前記EL素子は、画素電極と、一定の電位に保たれた対 向電極と、前記画素電極と前記対向電極の間に設けられ たEL層とを有しており、

前記スイッチング用TFTが有するゲート電極は前記第 1のゲート信号線と接続されており、

前記スイッチング用TFTが有するソース領域とドレイ ン領域は、一方は前記複数のソース信号線と、もう一方 は前記EL駆動用TFTが有するゲート電極と接続され

前記消去用TFTが有するゲート電極は前記第2のゲー

前記消去用TFTが有するソース領域とドレイン領域 は、一方は前記電源供給線と、もう一方は前記EL駆動 用TFTが有するゲート電極と接続されており、

前記EL駆動用TFTが有するソース領域とドレイン領 域は、一方は前記電源供給線に、もう一方は前記EL素 子が有する画素電極に接続されており、

1フレーム期間内にn個の書き込み期間Ta1、Ta 2、…、Tanと、(m-1)個の消去期間Te1、T e 2、…、Te (m-1) (mは2からnまでの任意の 30 数)とが設けられており、

前記書き込み期間Tal、Tal、Tanにおい て、前記ソース信号線駆動回路から前記ソース信号線を 介してデジタルデータ信号が前記複数の画素の全てに入 カされ、

前記消去期間Tel、Te2、…、Te(m-1)にお いて、前記複数の画素に入力された前記デジタルデータ 信号が全て消去され、

前記n個の書き込み期間Tal、Ta2、…、Tanの うち、書き込み期間Tal、Ta2、…、Tamと、前 1、Tr2、…、Trnにおいて前記複数のEL素子が 40 記消去期間Te1、Te2、…、Te(m-1)とはそ れぞれ互いに一部重なっており、

> 前記n個の書き込み期間Ta1、Ta2、…、Tanの うちの書き込み期間Ta1、Ta2、…、Ta(m-1) のそれぞれが開始されてから、前記消去期間Te 1、Te2、…、Te(m-1)のそれぞれが開始され るまでの期間が、表示期間Tr1、Tr2、…、Tr (m-1) であり、

前記消去期間Te1、Te2、…、Te(m-1)のそ れぞれが開始されてから、前記n個の書き込み期間Ta 部と、前記ソース信号線駆動回路に接続された複数のソ 50 1、Ta2、…、Tanのうちの書き込み期間Ta1、

Ta2、…、Tamのそれぞれが開始されるまでの期間 が、非表示期間Td1、Td2、…、Tdnであり、 前記n個の書き込み期間Tal、Tal、…、Tanの うちの書き込み期間 Tam、Ta(m+1)、…、Ta nのそれぞれが開始されてから、前記各書き込み期間T am、Ta (m+1)、…、Tanの次の書き込み期間 のそれぞれが開始されるまでの期間が表示期間Trm、

5

前記デジタルデータ信号によって、前記表示期間Tr 1、Tr2、…、Trnにおいて前記複数のEL素子が 10 1)のそれぞれが開始されてから、前記消去期間Te発光するか発光しないかが選択され、

Tr(m+1), ...,  $Trn \tilde{c}$  b b

前記n個の書き込み期間Ta1、Ta2、…、Tan と、前記 (m-1) 個の消去期間 Te1、Te2、…、 Te(m-1) の長さは全て同じであり、

前記表示期間Tr1、Tr2、…、Trnの長さの比 は、 $2^0: 2^1: \dots, 2^{(n-1)}$ で表されることを特徴とす る発光装置。

【請求項9】ソース信号線駆動回路と、第1のゲート信 号線駆動回路と、第2のゲート信号線駆動回路と、画素 ース信号線と、前記第1のゲート信号線駆動回路に接続 された複数の第1のゲート信号線と、前記第2のゲート 信号線駆動回路に接続された複数の第2のゲート信号線 と、電源供給線とを有する発光装置であって、

前記画素部は複数の画素を有しており、

前記複数の画素は、スイッチング用TFTと、EL駆動 用TFTと、消去用TFTと、EL索子とをそれぞれ有

前記スイッチング用TFTが有するゲート電極は前記第 1のゲート信号線と接続されており、

前記スイッチング用TFTが有するソース領域とドレイ ン領域は、一方は前記複数のソース信号線と、もう一方 は前記EL駆動用TFTが有するゲート電極と接続され ており、

前記消去用TFTが有するゲート電極は前記第2のゲー ト信号線と接続されており、

前記消去用TFTが有するソース領域とドレイン領域 は、一方は前記電源供給線と、もう一方は前記EL駆動 用TFTが有するゲート電極と接続されており、前記E L駆動用TFTが有するソース領域とドレイン領域は、 一方は前記電源供給線に、もう一方は前記EL素子に接 続されており、

1フレーム期間内にn個の書き込み期間Ta1、Ta 2、…、Tanと、(m-1) 個の消去期間Te1、T e 2、…、Te (m-1) (mは2からnまでの任意の 数)とが設けられており、

前記書き込み期間Ta1、Ta2、…、Tanにおい て、前記ソース信号線駆動回路から前記ソース信号線を 介してデジタルデータ信号が前記複数の画素の全てに入 力され、

前記消去期間Te1、Te2、…、Te(m-1)にお いて、前記複数の画素に入力された前記デジタルデータ 信号が全て消去され、

前記n個の書き込み期間Ta1、Ta2、…、Tanの うち、書き込み期間Ta1、Ta2、…、Tamと、前 記消去期間Te1、Te2、…、Te(m-1)とはそ れぞれ互いに一部重なっており、

前記n個の書き込み期間Tal、Tal、…、Tanの うちの書き込み期間Ta1、Ta2、…、Ta(m-1、Te2、…、Te(m-1)のそれぞれが開始され るまでの期間が、表示期間Tr1、Tr2、…、Tr (m-1) であり、

前記消去期間Te1、Te2、…、Te(m-1)のそ れぞれが開始されてから、前記n個の書き込み期間Ta Ta2、…、Tanのうちの書き込み期間Ta1、 Ta2、…、Tamのそれぞれが開始されるまでの期間 が、非表示期間Td1、Td2、…、Tdnであり、 前記n個の書き込み期間Ta1、Ta2、…、Tanの 部と、前記ソース信号線駆動回路に接続された複数のソ 20 うちの書き込み期間Tam、Ta(m+1)、…、Ta nのそれぞれが開始されてから、前記各書き込み期間T am、Ta(m+1)、…、Tanの次の書き込み期間 のそれぞれが開始されるまでの期間が表示期間Trm、 Tr (m ± 1)、…、Trnであり、

> 前記デジタルデータ信号によって、前記表示期間Tr 1、Tr2、…、Trnにおいて前記複数のEL素子が 発光するか発光しないかが選択され、

前記n個の書き込み期間Tal、Ta2、…、Tan と、前記(m-1) 個の消去期間Te1、Te2、…、 30 Te (m-1) の長さは全て同じであり、

前記表示期間Tr1、Tr2、…、Trnの長さの比 は、 $2^0: 2^1: \dots, 2^{(n-1)}$ で表され、

前記表示期間Tr1、Tr2、…、Trnが出現する順 序がランダムであることを特徴とする発光装置。

【請求項10】ソース信号線駆動回路と、第1のゲート 信号線駆動回路と、第2のゲート信号線駆動回路と、画 素部と、前記ソース信号線駆動回路に接続された複数の ソース信号線と、前記第1のゲート信号線駆動回路に接 続された複数の第1のゲート信号線と、前記第2のゲー 40 ト信号線駆動回路に接続された複数の第2のゲート信号 線と、一定の電位に保たれた電源供給線とを有する発光 装置であって、

前記画素部は複数の画素を有しており、

前記複数の画素は、スイッチング用TFTと、EL駆動 用TFTと、消去用TFTと、EL素子とをそれぞれ有

前記EL素子は、画素電極と、一定の電位に保たれた対 向電極と、前記画素電極と前記対向電極の間に設けられ たEL層とを有しており、

50 前記スイッチング用TFTが有するゲート電極は前記第

1のゲート信号線と接続されており、

前記スイッチング用TFTが有するソース領域とドレイ ン領域は、一方は前記複数のソース信号線と、もう一方 は前記EL駆動用TFTが有するゲート電極と接続され ており、

前記消去用TFTが有するゲート電極は前記第2のゲー ト信号線と接続されており、

前記消去用TFTが有するソース領域とドレイン領域 は、一方は前記電源供給線と、もう一方は前記EL駆動 用TFTが有するゲート電極と接続されており、

前記EL駆動用TFTが有するソース領域とドレイン領 域は、一方は前記電源供給線に、もう一方は前記EL素 子が有する画素電極に接続されており、

1フレーム期間内にn個の書き込み期間Tal、Ta 2、…、Tanと、(m-1) 個の消去期間Te1、T e 2、…、Te (m-1) (mは2からnまでの任意の 数)とが設けられており、

前記書き込み期間Ta1、Ta2、…、Tanにおい て、前記ソース信号線駆動回路から前記ソース信号線を 介してデジタルデータ信号が前記複数の画素の全てに入 20 光装置。 カされ。

前記消去期間Tel、Te2、…、Te(m-1)にお いて、前記複数の画素に入力された前記デジタルデータ 信号が全て消去され、

前記n個の書き込み期間Tal、Ta2、…、Tanの うち、書き込み期間Ta1、Ta2、…、Tamと、前 記消去期間Te1、Te2、…、Te(m-1)とはそ れぞれ互いに一部重なっており、

前記n個の書き込み期間Tal、Ta2、…、Tanの うちの書き込み期間Tal、Tal、…、Ta (m-1) のそれぞれが開始されてから、前記消去期間Te 1、Te2、…、Te(m-1) のそれぞれが開始され るまでの期間が、表示期間Tr1、Tr2、…、Tr (m-1) であり、

前記消去期間Te1、Te2、…、Te(m-1)のそ れぞれが開始されてから、前記n個の書き込み期間Ta 1、Ta2、…、Tanのうちの書き込み期間Tal、 Ta2、…、Tamのそれぞれが開始されるまでの期間 が、非表示期間 T d 1 、 T d 2 、 … 、 T d n であり、 うちの書き込み期間Tam、Ta(m+1)、…、Ta nのそれぞれが開始されてから、前記各書き込み期間T am、Ta (m+1)、…、Tanの次の書き込み期間 のそれぞれが開始されるまでの期間が表示期間Trm、 Tr (m+1) . ... Trn であり、

前記デジタルデータ信号によって、前記表示期間Tr 1、Tr2、…、Trnにおいて前記複数のEL素子が 発光するか発光しないかが選択され、

前記n個の書き込み期間Ta1、Ta2、…、Tan と、前記(m-1)個の消去期間Te1、Te2、…、 Te(m-1) の長さは全て同じであり、

前記表示期間Tr1、Tr2、…、Trnの長さの比 は、 $2^0$ :  $2^1$ : …、 $2^{(n-1)}$ で表され、

前記表示期間Tr1、Tr2、…、Trnが出現する順 序がランダムであることを特徴とする発光装置。

【請求項11】請求項8または請求項10において、前 記EL層は低分子系有機物質またはポリマー系有機物質 であることを特徴とする発光装置。

【請求項12】請求項11において、前記低分子系有機 10 物質は、A1g3 (トリスー8ーキノリライトーアルミ ニウム)またはTPD(トリフェニルアミン誘導体)か らなることを特徴とする発光装置。

【請求項13】請求項11において、前記ポリマー系有 機物質は、PPV(ポリフェニレンビニレン)、PVK (ポリビニルカルバゾール) またはポリカーボネートか らなることを特徴とする発光装置。

【請求項14】請求項7乃至請求項13のいずれか1項 において、前記n個の書き込み期間Ta1、Ta2、 …、Tanは互いに重なっていないことを特徴とする発

【請求項15】請求項7乃至請求項14のいずれか1項 において、前記 (m-1) 個の消去期間Te1、Te 2、…、Te(m-1)は互いに重なっていないことを 特徴とする発光装置。

【請求項16】請求項1乃至請求項15のいずれか1項 において、前記スイッチング用TFT、前記EL駆動用 TFT及び前記消去用TFTはnチャネル型TFTまた はpチャネル型TFTであることを特徴とする発光装

30 【請求項17】請求項1乃至請求項16のいずれか1項 において、前記EL駆動用TFTは、前記EL駆動用T FTが有するゲート電極に前記電源供給線の電位が与え られるとオフの状態になることを特徴とする発光装置。

【請求項18】ソース信号線駆動回路と、第1のゲート 信号線駆動回路と、第2のゲート信号線駆動回路と、画 素部とを有する発光装置であって、

前記画素部は複数の画素を有し、

前記複数の画素は複数のEL素子を有し、

前記ソース信号線駆動回路から出力されるデジタルデー 前記n個の書き込み期間Ta1、Ta2、…、Tanの 40 夕信号、前記第1のゲート信号線駆動回路から出力され る第1の選択信号及び前記第2のゲート信号線駆動回路 から出力される第2の選択信号によって、前記複数のE し素子の駆動がそれぞれ制御されることを特徴とする発

> 【請求項19】ソース信号線駆動回路と、第1のゲート 信号線駆動回路と、第2のゲート信号線駆動回路と、画 素部とを有する発光装置であって、

前記画素部は複数の画素を有し、

前記複数の画素は複数のEL素子を有し、

50 前記ソース信号線駆動回路から出力されるデジタルデー

タ信号、前記第1のゲート信号線駆動回路から出力され る第1の選択信号及び前記第2のゲート信号線駆動回路 から出力される第2の選択信号によって前記EL素子の 発光する時間が制御されることで階調表示が行われるこ とを特徴とする発光装置。

【請求項20】請求項1乃至請求項19のいずれか1項 に記載の前記発光装置を用いることを特徴とするコンピ ュータ。

【請求項21】請求項1乃至請求項19のいずれか1項 に記載の前記発光装置を用いることを特徴とするビデオ 10 入層等は、全てEL層に含まれる。 カメラ。

【請求項22】請求項1乃至請求項19のいずれか1項 に記載の前記発光装置を用いることを特徴とするDVD プレーヤー。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明はEL(エレクトロル ミネッセンス)素子を基板上に作り込んで形成された電 子ディスプレイに関する。特に半導体素子(半導体薄膜 を用いた素子)を用いた E L ディスプレイ (発光装置) に関する。またELディスプレイを表示部に用いた電子 機器に関する。

#### [0002]

【従来の技術】近年、基板上にTFTを形成する技術が 大幅に進歩し、アクティブマトリクス型表示装置への応 用開発が進められている。特に、ポリシリコン膜を用い たTFTは、従来のアモルファスシリコン膜を用いたT FTよりも電界効果移動度(モビリティともいう)が高 いので、高速動作が可能である。そのため、従来、基板 外の駆動回路で行っていた画素の制御を、画素と同一の 30 が有するコンデンサ1808にそれぞれ接続されてい 基板上に形成した駆動回路で行うことが可能となってい る。

【0003】このようなアクティブマトリクス型表示装 置は、同一基板上に様々な回路や素子を作り込むことで 製造コストの増加、表示装置の小型化、歩留まりの上 昇、スループットの低減など、様々な利点が得られる。

【0004】そしてさらに、自発光型素子としてEL素 子を有したアクティブマトリクス型のELディスプレイ の研究が活発化している。ELディスプレイは有機EL ディスプレイ (OELD: Organic EL Display) 又は有 機ライトエミッティングダイオード(OLED: Organi c Light Emitting Diode) とも呼ばれている。

【0005】ELディスプレイは、液晶ディスプレイと 異なり自発光型である。EL素子は一対の電極(陽極と 陰極) 間にEL層が挟まれた構造となっており、またE L屬は通常積層構造となっている。代表的には、イース トマン・コダック・カンパニーのTangらが提案した「正 孔輸送層/発光層/電子輸送層」という積層構造が挙げ られる。この構造は非常に発光効率が高く、現在、研究 開発が進められているELディスプレイは殆どこの構造 50 電位差がEL駆動電圧であり、このEL駆動電圧がEL

を採用している。

【0006】また他にも、陽極上に正孔注入層/正孔輸 送屬/発光層/電子輸送層、または正孔注入層/正孔輸 送屬/発光層/電子輸送層/電子注入層の順に積層する 構造でも良い。発光層に対して蛍光性色素等をドーピン グしても良い。

10

【0007】本明細書において陰極と陽極の間に設けら れる全ての層を総称してEL屬と呼ぶ。よって上述した 正孔注入層、正孔輸送屬、発光層、電子輸送層、電子注

【0008】そして、上記構造でなるEL層に一対の電 極から所定の電圧をかけ、それにより発光層においてキ ャリアの再結合が起こって発光する。なお本明細書にお いてEL素子が発光することを、EL素子が駆動すると 呼ぶ。また、本明細書中では、陽極、EL層及び陰極で 形成される発光素子をEL素子と呼ぶ。

【0009】ELディスプレイの駆動方法として、アナ ログ方式の駆動方法(アナログ駆動)が挙げられる。E Lディスプレイのアナログ駆動について、図18及び図 19を用いて説明する。

【0010】図18にアナログ駆動のELディスプレイ の画素部の構造を示す。ゲート信号線駆動回路からの選 択信号を入力するゲート信号線(G1~Gy)は、各画 素が有するスイッチング用TFT1801のゲート電極 に接続されている。また各画素の有するスイッチング用 TFT1801のソース領域とドレイン領域は、一方が アナログのビデオ信号を入力するソース信号線(データ 信号線ともいう)S1~Sxに、もう一方が各画素が有 するEL駆動用TFT1804のゲート電極及び各画素

【0011】各画素が有するEL駆動用TFT1804 のソース領域とドレイン領域はそれぞれ、一方は電源供 給線(V1~Vx)に、もう一方はEL素子1806に 接続されている。電源供給線(V1~Vx)の電位を電 源電位と呼ぶ。また電源供給線(V1~Vx)は、各画 素が有するコンデンサ1808に接続されている。

【0012】EL素子1806は陽極と、陰極と、陽極 と陰極との間に設けられたEL層とを有する。EL素子 1806の陽極がEL駆動用TFT1804のソース領 域またはドレイン領域と接続している場合、EL素子1 806の陽極が画素電極、陰極が対向電極となる。逆に EL素子1806の陰極がEL駆動用TFT1804の ソース領域またはドレイン領域と接続している場合、E L素子1806の陽極が対向電極、陰極が画素電極とな

【0013】なお本明細書において、対向電極の電位を 対向電位と呼ぶ。なお対向電極に対向電位を与える電源 を対向電源と呼ぶ。画素電極の電位と対向電極の電位の 層にかかる。

【0014】図18で示したELディスプレイを、アナ ログ方式で駆動させた場合のタイミングチャートを図1 9に示す。1つのゲート信号線が選択されてから、その 次に別のゲート信号線が選択されるまでの期間を1ライ ン期間(L)と呼ぶ。また1つの画像が表示されてから 次の画像が表示されるまでの期間が1フレーム期間

11

(F) に相当する。図18のELディスプレイの場合、 ゲート信号線は v 本あるので、1フレーム期間中に y 個 のライン期間(L1~Ly)が設けられている。

【0015】解像度が高くなるにつれて1フレーム期間 中のライン期間の数も増え、駆動回路を高い周波数で駆 動しなければならなくなる。

【0016】まず電源電圧線(V1~Vx)は一定の電 源電位に保たれている。そして対向電極の電位である対 向電位も一定の電位に保たれている。対向電位は、EL 素子が発光する程度に電源電位との間に電位差を有して

【0017】第1のライン期間(L1)においてゲート 信号線G1にはゲート信号線駆動回路からの選択信号が 20 入力される。そして、ソース信号線S1~Sxに順にア ナログのビデオ信号が入力される。ゲート信号線G1に 接続された全てのスイッチング用TFTはオンの状態に なるので、ソース信号線に入力されたアナログのビデオ 信号は、スイッチング用TFTを介してEL駆動用TF Tのゲート電極に入力される。

【0018】EL駆動用TFTのチャネル形成領域を流 れる電流の量は、そのゲート電極に入力される信号の電 位の高さ(電圧)によって制御される。よって、EL素 子の画素電極にかかる電位は、EL駆動用TFTのゲー ト電極に入力されたアナログのビデオ信号の電位の高さ によって決まる。そしてEL素子はアナログのビデオ信 号の電位に制御されて発光を行う。

【0019】上述した動作を繰り返し、にソース信号線 S1~Sxへのアナログのビデオ信号の入力が終了する と、第1のライン期間(L1)が終了する。なお、ソー ス信号線S1~Sxへのアナログのビデオ信号の入力が 終了するまでの期間と水平帰線期間とを合わせて1つの ライン期間としても良い。そして次に第2のライン期間 る。そして第1のライン期間(L1)と同様にソース信 号線S1~Sxに順にアナログのビデオ信号が入力され

【0020】そして全てのゲート信号線(G1~Gy) に選択信号が入力されると、全てのライン期間(L1~ Ly)が終了する。全てのライン期間(L1~Ly)が 終了すると、1フレーム期間が終了する。1フレーム期 間中において全ての画素が表示を行い、1つの画像が形 成される。なお全てのライン期間(L1~Ly)と垂直 帰線期間とを合わせて1フレーム期間としても良い。

【0021】以上のように、アナログのビデオ信号によ ってEL素子の発光量が制御され、その発光量の制御に よって階調表示がなされる。この方式はいわゆるアナロ グ駆動方法と呼ばれる駆動方式であり、ソース信号線に 入力されるアナログのビデオ信号の電位の変化で階調表 示が行われる。

#### [0022]

【発明が解決しようとする課題】EL素子に供給される 電流量がEL駆動用TFTのゲート電圧によって制御さ 10 れる様子を図20を用いて詳しく説明する。

【0023】図20 (A) はEL駆動用TFTのトラン ジスタ特性を示すグラフであり、401はIps-Vgs特 性(又はIps-VGS曲線)と呼ばれている。ここでIps はドレイン電流であり、VGSはゲート電圧である。この グラフにより任意のゲート電圧に対して流れる電流量を 知ることができる。

【0024】通常、EL素子を駆動するにあたって、上 記lDS-VGS特性の点線402で示した領域を用いる。 402で囲んだ領域の拡大図を図20(B)に示す。

【0025】図20(B)において、斜線で示す領域は 飽和領域と呼ばれている。実際にはしきい値電圧

(VTH) 近傍又はそれ以下のゲート電圧である領域を指 し、この領域ではゲート電圧の変化に対して指数関数的 にドレイン電流が変化する。この領域を使ってゲート電 圧による電流制御を行う。

【0026】スイッチング用TFTがオンとなって画素 内に入力されたアナログのビデオ信号は、EL駆動用T FTのゲート電圧となる。このとき、図20(A)に示 した I DS-V GS特性に従ってゲート電圧に対してドレイ ン電流が1対1で決まる。即ち、EL駆動用TFTのゲ ート電極に入力されるアナログのビデオ信号の電圧に対 応して、ドレイン領域の電位(オンのEL駆動電位)が 定まり、所定のドレイン電流がEL素子に流れ、その電 流量に対応した発光量で前記EL素子が発光する。

【0027】以上のように、ビデオ信号によってEL素 子の発光量が制御され、その発光量の制御によって階調 表示がなされる。

【0028】しかしながら、上記アナログ駆動はTFT の特性バラツキに非常に弱いという欠点がある。例えば (L2) となりゲート信号線G2に選択信号が入力され 40 スイッチング用TFTの $Ips-V_G$ S特性が同じ階調を表 示する隣接画素のスイッチング用TFTと異なる場合 (全体的にプラス又はマイナス側へシフトした場合)を 想定する。

> 【0029】その場合、各スイッチング用TFTのドレ イン電流はバラツキの程度にもよるが異なるものとな り、各画素のEL駆動用TFTには異なるゲート電圧が かかることになる。即ち、各EL素子に対して異なる電 流が流れ、結果として異なる発光量となり、同じ階調表 示を行えなくなる。

50 【0030】また、仮に各画素のEL駆動用TFTに等

しいゲート電圧がかかったとしても、EL駆動用TFT の  $I_{DS} - V_{GS}$ 特性にバラツキがあれば、同じドレイン電 流を出力することはできない。さらに、図20(A)か らも明らかなようにゲート電圧の変化に対して指数関数 的にドレイン電流が変化するような領域を使っているた め、IDS-VGS特性が僅かでもずれれば、等しいゲート 電圧がかかっても出力される電流量は大きく異なるとい った事態が生じうる。こうなってしまうと、僅かなIDS -VGS特性のバラツキによって、同じ電圧の信号を入力 まう。

13

【0031】実際には、スイッチング用TFTとEL駆 動用TFTとの、両者のバラツキの相乗効果となるので 条件的にはさらに厳しい。このように、アナログ駆動は TFTの特性バラツキに対して極めて敏感であり、その 点が従来のアクティブマトリクス型のELディスプレイ の階調表示における障害となっていた。

【0032】本発明は上記問題点を鑑みてなされたもの であり、鮮明な多階調表示の可能なアクティブマトリク ス型のEL表示装置を提供することを課題とする。そし 20 号線駆動回路に接続された複数の第1のゲート信号線 て、そのようなアクティブマトリクス型ELディスプレ イを表示用ディスプレイとして具備する高性能な電子機 器(電子デバイス)を提供することを課題とする。

### [0033]

【課題を解決するための手段】本発明者は、アナログ駆 動の問題は、ゲート電圧の変化に対してドレイン電流が 指数関数的に変化するために I ps-V gs特性のばらつき の影響を受けやすい飽和領域を用いてEL素子に流れる 電流量を制御していることに起因すると考えた。

【0034】即ち、1<sub>DS</sub>-V<sub>GS</sub>特性のばらつきがあった 30 場合に、飽和領域はゲート電圧の変化に対してドレイン 電流が指数関数的に変化するため、等しいゲート電圧が かかってもでも異なる電流(ドレイン電流)が出力され てしまい、その結果、所望の階調が得られないという不 具合が生じるのである。

【0035】そこで本発明人は、EL素子の発する光の 量の制御を、飽和領域を用いた電流の制御により行うの ではなく、主にEL素子が発光する時間の制御によって 行うことを考えた。つまり本発明ではEL素子の発する 光時間を制御することで階調表示を行う時分割方式の駆 動方法(以下、デジタル駆動という)と呼ぶ。なお時分 割方式の駆動方法によって行われる階調表示を時分割階 調表示と呼ぶ。

【0036】上記構成によって本発明では、TFTによ って $1_{DS}$ - $V_{GS}$ 特性に多少のばらつきがあっても、等し いゲート電圧がかかったときに出力される電流量のばら つきを抑えることができる。よってIpsーVgs特性のバ ラツキによって、同じ電圧の信号を入力してもEL素子 の発光量が隣接画素で大きく異なってしまうという事態 50 一定の電位に保たれた対向電極と、前記画素電極と前記

を避けることが可能になる。

【0037】以下に、本発明の構成を示す。

【0038】本発明によって、ソース信号線駆動回路 と、第1のゲート信号線駆動回路と、第2のゲート信号 線駆動回路と、画素部とを有する発光装置であって、前 記画素部は複数の画素を有しており、前記複数の画素 は、EL素子と、前記EL素子の発光をそれぞれ制御す るEL駆動用TFTと、前記EL駆動用TFTの駆動を 制御するスイッチング用TFT及び消去用TFTとを有 しても $\mathrm{EL}$ 素子の発光量が隣接画素で大きく異なってし 10 し、前記第1のゲート信号線駆動回路によって前記スイ ッチング用TFTの駆動が制御され、前記第2のゲート 信号線駆動回路によって前記消去用TFTの駆動が制御 され、前記複数のEL素子の発光する時間を制御するこ とで階調表示を行うことを特徴とする発光装置が提供さ れる.

> 【0039】本発明によって、ソース信号線駆動回路 と、第1のゲート信号線駆動回路と、第2のゲート信号 線駆動回路と、画素部と、前記ソース信号線駆動回路に 接続された複数のソース信号線と、前記第1のゲート信 と、前記第2のゲート信号線駆動回路に接続された複数 の第2のゲート信号線と、電源供給線とを有する発光装 置であって、前記画素部は複数の画素を有しており、前 記複数の画素は、スイッチング用TFTと、EL駆動用 TFTと、消去用TFTと、EL素子とをそれぞれ有 し、前記スイッチング用TFTが有するゲート電極は前 記第1のゲート信号線と接続されており、前記スイッチ ング用TFTが有するソース領域とドレイン領域は、一 方は前記複数のソース信号線と、もう一方は前記EL駆 動用TFTが有するゲート電極と接続されており、前記 消去用TFTが有するゲート電極は前記第2のゲート信 号線と接続されており、前記消去用TFTが有するソー ス領域とドレイン領域は、一方は前記電源供給線と、も う一方は前記EL駆動用TFTが有するゲート電極と接 続されており、前記EL駆動用TFTが有するソース領 域とドレイン領域は、一方は前記電源供給線に、もう一 方は前記EL素子に接続されていることを特徴とする発 光装置が提供される。

【0040】本発明によって、ソース信号線駆動回路 光の量を時間で制御し、階調表示を行う。EL素子の発 40 と、第1のゲート信号線駆動回路と、第2のゲート信号 線駆動回路と、画素部と、前記ソース信号線駆動回路に 接続された複数のソース信号線と、前記第1のゲート信 号線駆動回路に接続された複数の第1のゲート信号線 と、前記第2のゲート信号線駆動回路に接続された複数 の第2のゲート信号線と、一定の電位に保たれた電源供 給線とを有する発光装置であって、前記画素部は複数の 画素を有しており、前記複数の画素は、スイッチング用 TFTと、EL駆動用TFTと、消去用TFTと、EL 素子とをそれぞれ有し、前記EL素子は、画素電極と、

対向電極の間に設けられたEL層とを有しており、前記 スイッチング用TFTが有するゲート電極は前記第1の ゲート信号線と接続されており、前記スイッチング用T FTが有するソース領域とドレイン領域は、一方は前記 複数のソース信号線と、もう一方は前記EL駆動用TF Tが有するゲート電極と接続されており、前記消去用T FTが有するゲート電極は前記第2のゲート信号線と接 続されており、前記消去用TFTが有するソース領域と ドレイン領域は、一方は前記電源供給線と、もう一方は 前記EL駆動用TFTが有するゲート電極と接続されて おり、前記EL駆動用TFTが有するソース領域とドレ イン領域は、一方は前記電源供給線に、もう一方は前記 EL素子が有する画素電極に接続されていることを特徴 とする発光装置が提供される。

15

【0041】本発明によって、ソース信号線駆動回路 と、第1のゲート信号線駆動回路と、第2のゲート信号 線駆動回路と、画素部と、前記ソース信号線駆動回路に 接続された複数のソース信号線と、前記第1のゲート信 号線駆動回路に接続された複数の第1のゲート信号線 の第2のゲート信号線と、電源供給線とを有する発光装 置であって、前記画素部は複数の画素を有しており、前 記複数の顚素は、スイッチング用TFTと、EL駆動用 TFTと、消去用TFTと、EL素子とをそれぞれ有 し、前記スイッチング用TFTが有するゲート電極は前 記第1のゲート信号線と接続されており、前記スイッチ ング用TFTが有するソース領域とドレイン領域は、一 方は前記複数のソース信号線と、もう一方は前記EL駆 動用TFTが有するゲート電極と接続されており、前記 消去用TFTが有するゲート電極は前記第2のゲート信 号線と接続されており、前記消去用TFTが有するソー ス領域とドレイン領域は、一方は前記電源供給線と、も う一方は前記EL駆動用TFTが有するゲート電極と接 続されており、前記EL駆動用TFTが有するソース領 域とドレイン領域は、一方は前記電源供給線に、もう一 方は前記EL素子に接続されており、1フレーム期間内 にn個の書き込み期間Tal、Tal、…、Tanと、 (m-1) 個の消去期間Te1、Te2、…、Te (m -1) (mは2からnまでの任意の数) とが設けられて おいて、前記ソース信号線駆動回路から前記ソース信号 線を介してデジタルデータ信号が前記複数の画素の全て に入力され、前記消去期間Te1、Te2、…、Te (m-1) において、前記複数の画素に入力された前記 デジタルデータ信号が全て消去され、前記n個の書き込 み期間Ta1、Ta2、…、Tanのうち、書き込み期 間Ta1、Ta2、…、Tamと、前記消去期間Te 1、Te2、…、Te(m-1)とはそれぞれ互いに一 部重なっており、前記n個の書き込み期間Tal、Ta 2、…、Tanのうちの書き込み期間Ta1、Ta2、

…、Ta(m-1)のそれぞれが開始されてから、前記 消去期間Te1、Te2、…、Te(m-1) のそれぞ れが開始されるまでの期間が、表示期間Tr1、Tr 2、…、Tr (m-1) であり、前記消去期間Te1、 Te2、…、Te(m-1) のそれぞれが開始されてか ら、前記n個の書き込み期間Tal、Ta2、…、Ta nのうちの書き込み期間Tal、Ta2、…、Tamの それぞれが開始されるまでの期間が、非表示期間Td 1、Td2、…、Tdnであり、前記n個の書き込み期 10 間Tal、Tal、…、Tanのうちの書き込み期間T am、Ta (m+1)、…、Tanのそれぞれが開始さ れてから、前記各書き込み期間Tam、Ta(m+ 1)、…、Tanの次の書き込み期間のそれぞれが開始 されるまでの期間が表示期間Trm、Tr(m+1)、 …、Trnであり、前記デジタルデータ信号によって、 前記表示期間Tr1、Tr2、…、Trnにおいて前記 複数のEL素子が発光するか発光しないかが選択され、 前記n個の書き込み期間Tal、Ta2、…、Tan と、前記 (m-1) 個の消去期間Te1、Te2、…、 と、前記第2のゲート信号線駆動回路に接続された複数 20  $\mathrm{Te}$   $(\mathrm{m}-1)$  の長さは全て同じであり、前記表示期間 Tr1、Tr2、…、Trnの長さの比は、 $2^0:2^1:$ ...、2 (n-1)で表されることを特徴とする発光装置が提 供される。

【0042】本発明によって、ソース信号線駆動回路 と、第1のゲート信号線駆動回路と、第2のゲート信号 線駆動回路と、画素部と、前記ソース信号線駆動回路に 接続された複数のソース信号線と、前記第1のゲート信 号線駆動回路に接続された複数の第1のゲート信号線 と、前記第2のゲート信号線駆動回路に接続された複数 の第2のゲート信号線と、一定の電位に保たれた電源供 給線とを有する発光装置であって、前記画素部は複数の 画素を有しており、前記複数の画素は、スイッチング用 TFTと、EL駆動用TFTと、消去用TFTと、EL 素子とをそれぞれ有し、前記EL素子は、画素電極と、 一定の電位に保たれた対向電極と、前記画素電極と前記 対向電極の間に設けられたEL層とを有しており、前記 スイッチング用TFTが有するゲート電極は前記第1の ゲート信号線と接続されており、前記スイッチング用T FTが有するソース領域とドレイン領域は、一方は前記 おり、前記書き込み期間Ta1、Ta2、…、Tanに 40 複数のソース信号線と、もう一方は前記EL駆動用TF Tが有するゲート電極と接続されており、前記消去用T FTが有するゲート電極は前記第2のゲート信号線と接 続されており、前記消去用TFTが有するソース領域と ドレイン領域は、一方は前記電源供給線と、もう一方は 前記EL駆動用TFTが有するゲート電極と接続されて おり、前記EL駆動用TFTが有するソース領域とドレ イン領域は、一方は前記電源供給線に、もう一方は前記 EL素子が有する画素電極に接続されており、1フレー ム期間内にn個の書き込み期間Ta1、Ta2、…、T 50 anと、(m-1) 個の消去期間Te1、Te2、…、

Te(m-1) (mは2からnまでの任意の数)とが設 けられており、前記書き込み期間Ta1、Ta2、…、 Tanにおいて、前記ソース信号線駆動回路から前記ソ ース信号線を介してデジタルデータ信号が前記複数の画 素の全てに入力され、前記消去期間Te1、Te2、  $\dots$ 、Te(m-1) において、前記複数の画素に入力さ れた前記デジタルデータ信号が全て消去され、前記n個 の書き込み期間Tal、Tal、Tanのうち、書 き込み期間Ta1、Ta2、…、Tamと、前記消去期 間Te1、Te2、…、Te(m-1) とはそれぞれ互 I0 -1)(mは2からnまでの任意の数)とが設けられて いに一部重なっており、前記n個の書き込み期間Ta 1、Ta2、…、Tanのうちの書き込み期間Ta1、 Ta2、…、Ta(m-1) のそれぞれが開始されてか ら、前記消去期間Te1、Te2、…、Te(m-1) のそれぞれが開始されるまでの期間が、表示期間Tr 1、Tr2、…、Tr(m-1)であり、前記消去期間 Tel、Tel、…、Te(m-1)のそれぞれが開始 されてから、前記n個の書き込み期間Tal、Tal、 …、Tanのうちの書き込み期間Ta1、Ta2、…、 Tamのそれぞれが開始されるまでの期間が、非表示期 20 部重なっており、前記n個の書き込み期間Tal、Ta 間Td1、Td2、…、Tdnであり、前記n個の書き 込み期間Tal、Tal、…、Tanのうちの書き込み 期間Tam、Ta(m+1)、…、Tanのそれぞれが 開始されてから、前記各書き込み期間Tam、Ta(m +1)、…、Tanの次の書き込み期間のそれぞれが開 始されるまでの期間が表示期間Trm、Tr(m+ 1)、…、Trnであり、前記デジタルデータ信号によ って、前記表示期間Tr1、Tr2、…、Trnにおい て前記複数のEL素子が発光するか発光しないかが選択 され、前記 n 個の書き込み期間 T a 1 、 T a 2 、 ··· 、 T 30 anと、前記(m-1)個の消去期間Te1、Te2、 …、Te(m-1)の長さは全て同じであり、前記表示 期間Tr1、Tr2、…、Trnの長さの比は、 $2^0$ :  $2^1: \dots, 2^{(n-1)}$ で表されることを特徴とする発光装置 が提供される。

17

【0043】本発明によって、ソース信号線駆動回路 と、第1のゲート信号線駆動回路と、第2のゲート信号 線駆動回路と、画素部と、前記ソース信号線駆動回路に 接続された複数のソース信号線と、前記第1のゲート信 号線駆動回路に接続された複数の第1のゲート信号線 と、前記第2のゲート信号線駆動回路に接続された複数 の第2のゲート信号線と、電源供給線とを有する発光装 置であって、前記画素部は複数の画素を有しており、前 記複数の画素は、スイッチング用TFTと、EL駆動用 TFTと、消去用TFTと、EL素子とをそれぞれ有 し、前記スイッチング用TFTが有するゲート電極は前 記第1のゲート信号線と接続されており、前記スイッチ ング用TFTが有するソース領域とドレイン領域は、一 方は前記複数のソース信号線と、もう一方は前記EL駆 動用TFTが有するゲート電極と接続されており、前記 50 号線駆動回路に接続された複数の第1のゲート信号線

消去用TFTが有するゲート電極は前記第2のゲート信 号線と接続されており、前記消去用TFTが有するソー ス領域とドレイン領域は、一方は前記電源供給線と、も う一方は前記EL駆動用TFTが有するゲート電極と接 続されており、前記EL駆動用TFTが有するソース領 域とドレイン領域は、一方は前記電源供給線に、もう一 方は前記EL素子に接続されており、1フレーム期間内 にn個の書き込み期間Tal、Tal、…、Tanと、 (m-1) 個の消去期間Te1、Te2、…、Te (m おり、前記書き込み期間Ta1、Ta2、…、Tanに おいて、前記ソース信号線駆動回路から前記ソース信号 線を介してデジタルデータ信号が前記複数の画素の全て に入力され、前記消去期間Te1、Te2、…、Te (m-1)において、前記複数の画素に入力された前記 デジタルデータ信号が全て消去され、前記n個の書き込 み期間Ta1、Ta2、…、Tanのうち、書き込み期 間Ta1、Ta2、…、Tamと、前記消去期間Te 1、Te2、…、Te (m-1) とはそれぞれ互いに一 Tanのうちの書き込み期間Tal、Ta2、  $\cdots$ 、Ta (m-1) のそれぞれが開始されてから、前記 消去期間Te1、Te2、…、Te(m-1) のそれぞ れが開始されるまでの期間が、表示期間Tr1、Tr 2、…、Tr (m-1) であり、前記消去期間Te1、 Te2、…、Te(m-1) のそれぞれが開始されてか ら、前記n個の書き込み期間Ta1、Ta2、…、Ta nのうちの書き込み期間Tal、Tal、…、Tamの それぞれが開始されるまでの期間が、非表示期間Td Td2、…、Tdnであり、前記n個の書き込み期 間Tal、Tal、…、Tanのうちの書き込み期間T am、Ta(m+1)、…、Tanのそれぞれが開始さ れてから、前記各書き込み期間Tam、Ta(m+ 1)、…、Tanの次の書き込み期間のそれぞれが開始 されるまでの期間が表示期間Trm、Tr(m+1)、 …、 Trnであり、前記デジタルデータ信号によって、 前記表示期間Tr1、Tr2、…、Trnにおいて前記 複数のEL素子が発光するか発光しないかが選択され、 前記n個の書き込み期間Ta1、Ta2、…、Tan 40 と、前記 (m-1) 個の消去期間Te1、Te2、…、 Te(m-1) の長さは全て同じであり、前記表示期間 Tr1、Tr2、…、Trnの長さの比は、 $2^0:2^1:$ …、2<sup>(n-1)</sup>で表され、前記表示期間Tr1、Tr2、 …、Trnが出現する順序がランダムであることを特徴 とする発光装置が提供される。

【0044】本発明によって、ソース信号線駆動回路 と、第1のゲート信号線駆動回路と、第2のゲート信号 線駆動回路と、画素部と、前記ソース信号線駆動回路に 接続された複数のソース信号線と、前記第1のゲート信

と、前記第2のゲート信号線駆動回路に接続された複数 の第2のゲート信号線と、一定の電位に保たれた電源供 給線とを有する発光装置であって、前記画素部は複数の 画素を有しており、前記複数の画素は、スイッチング用 TFTと、EL駆動用TFTと、消去用TFTと、EL 素子とをそれぞれ有し、前記EL素子は、画素電極と、 一定の電位に保たれた対向電極と、前記画素電極と前記 対向電極の間に設けられたEL層とを有しており、前記 スイッチング用TFTが有するゲート電極は前記第1の ゲート信号線と接続されており、前記スイッチング用T 10 マー系有機物質であっても良い。 FTが有するソース領域とドレイン領域は、一方は前記 複数のソース信号線と、もう一方は前記EL駆動用TF Tが有するゲート電極と接続されており、前記消去用T FTが有するゲート電極は前記第2のゲート信号線と接 続されており、前記消去用TFTが有するソース領域と ドレイン領域は、一方は前記電源供給線と、もう一方は 前記EL駆動用TFTが有するゲート電極と接続されて おり、前記EL駆動用TFTが有するソース領域とドレ イン領域は、一方は前記電源供給線に、もう一方は前記 EL素子が有する画素電極に接続されており、1フレー ム期間内にn個の書き込み期間Ta1、Ta2、…、T anと、(m-1)個の消去期間Te1、Te2、…、 Te (m-1) (mは2からnまでの任意の数) とが設 けられており、前記書き込み期間Ta1、Ta2、…、 Tanにおいて、前記ソース信号線駆動回路から前記ソ ース信号線を介してデジタルデータ信号が前記複数の画 素の全てに入力され、前記消去期間Te1、Te2、 …、Te (m-1) において、前記複数の画素に入力さ れた前記デジタルデータ信号が全て消去され、前記n個 の書き込み期間Tal、Ta2、…、Tanのうち、書 30 き込み期間Ta1、Ta2、…、Tamと、前記消去期 間Tel、Te2、…、Te(m-1)とはそれぞれ互 いに一部重なっており、前記n個の書き込み期間Ta 1、Ta2、…、Tanのうちの書き込み期間Ta1、 Ta2、…、Ta(m-1) のそれぞれが開始されてか ら、前記消去期間Te1、Te2、…、Te(m-1) のそれぞれが開始されるまでの期間が、表示期間Tr 1、Tr2、…、Tr(m-1)であり、前記消去期間 Te1、Te2、…、Te(m-1) のそれぞれが開始 されてから、前記n個の書き込み期間Tal、Ta2、 …、Tanのうちの書き込み期間Ta1、Ta2、…、 Tamのそれぞれが開始されるまでの期間が、非表示期 間Td1、Td2、…、Tdnであり、前記n個の書き 込み期間Ta1、Ta2、…、Tanのうちの書き込み 期間Tam、Ta(m+1)、…、Tanのそれぞれが 開始されてから、前記各書き込み期間Tam、Ta(m +1)、…、Tanの次の書き込み期間のそれぞれが開 始されるまでの期間が表示期間Trm、Tr(m+ 1)、…、Trnであり、前記デジタルデータ信号によ

19

て前記複数のEL素子が発光するか発光しないかが選択 され、前記n個の書き込み期間Ta1、Ta2、…、T anと、前記(m-1)個の消去期間Te1、Te2、  $\cdots$ 、Te (m-1) の長さは全て同じであり、前記表示 期間Tr1、Tr2、…、Trnの長さの比は、20:  $2^{1}$ :…、 $2^{(n-1)}$ で表され、前記表示期間Tr1、Tr 2、…、Trnが出現する順序がランダムであることを 特徴とする発光装置が提供される。

【0045】前記EL屬は低分子系有機物質またはポリ

【0046】前記低分子系有機物質は、Alq3(トリ スー8-キノリライトーアルミニウム) またはTPD (トリフェニルアミン誘導体)からなっていても良い。 【OO47】前記ポリマー系有機物質は、PPV(ポリ フェニレンビニレン)、PVK(ポリビニルカルバゾー ル) またはポリカーボネートからなっていても良い。

【0048】前記n個の書き込み期間Ta1、Ta2、 …、Tanは互いに重なっていなくても良い。

【0049】前記(m-1)個の消去期間Te1、Te 2、…、Te (m-1) は互いに重なっていなくても良 20 U.S.

【0050】前記スイッチング用TFT、前記EL駆動 用TFT及び前記消去用TFTはnチャネル型TFTま たはpチャネル型TFTであれば良い。

【0051】前記EL駆動用TFTは、前記EL駆動用 TFTが有するゲート電極に前記電源供給線の電位が与 えられるとオフの状態になる。

【0052】前記発光装置を用いることを特徴とするコ ンピュータ。

【0053】前記発光装置を用いることを特徴とするビ デオカメラ。

【0054】前記発光装置を用いることを特徴とするD VDプレーヤー。

#### [0055]

【発明の実施の形態】以下に、本発明のELディスプレ イの構造及びその駆動方法について説明する。ここでは n ビットのデジタルデータ信号により 2<sup>n</sup>階調の表示を 行う場合について説明する。

【0056】図1に本発明のELディスプレイのブロッ 40 ク図の一例を示す。図1のELディスプレイは、基板上 に形成されたTFTによって画素部101、画素部の周 辺に配置されたソース信号線駆動回路102、書き込み 用ゲート信号線駆動回路(第1のゲート信号線駆動回 路) 103、消去用ゲート信号線駆動回路(第2のゲー ト信号線駆動回路)104を有している。なお、本実施 の形態でELディスプレイはソース信号線駆動回路を1 つ有しているが、本発明においてソース信号線駆動回路 は2つ以上あってもよい。

【0057】また本発明において、ソース信号線駆動回 って、前記表示期間 ${
m Tr}$   ${
m 1}$  、 ${
m Tr}$   ${
m 2}$  、 $\cdots$  、 ${
m Tr}$   ${
m n}$  におい  ${
m 50}$  の 路 ${
m 102}$  、書き込み用ゲート信号線駆動回路 ${
m 103}$  また は消去用ゲート信号線駆動回路104は、画素部101 が設けられている基板上に設けられている構成にしても 良いし、ICチップ上に設けてFPCまたはTABを介 して画素部101と接続されるような構成にしても良

【0058】ソース信号線駆動回路102は基本的にシ フトレジスタ102a、ラッチ(A)102b、ラッチ (B) 102cを有している。

【0059】ソース信号線駆動回路102において、シ スタートパルス (SP) が入力される。シフトレジスタ 102 a は、これらのクロック信号(CLK)およびス タートパルス (SP) に基づきタイミング信号を順に発 生させ、バッファ等(図示せず)を通して後段の回路へ タイミング信号を順次供給する。

【0060】シフトレジスタ102aからのタイミング 信号は、バッファ等によって緩衝増幅される。タイミン グ信号が供給される配線には、多くの回路あるいは素子 が接続されているために負荷容量(寄生容量)が大き の立ち上がりまたは立ち下がりの"鈍り"を防ぐため に、このバッファが設けられる。

【0061】バッファによって緩衝増幅されたタイミン グ信号は、ラッチ(A)102もに供給される。ラッチ (A) 102bは、nビットデジタルデータ信号(n bi t digital data signals) を処理する複数のステージの ラッチを有している。ラッチ(A) 102bは、前記タ イミング信号が入力されると、時分割階調データ信号発 生回路106から供給されるnビットデジタルデータ信 号を順次取り込み、保持する。

【0062】なお、ラッチ(A) 102bにデジタルデ ータ信号を取り込む際に、ラッチ(A)102bが有す る複数のステージのラッチに、順にデジタルデータ信号 を入力しても良い。しかし本発明はこの構成に限定され ない。ラッチ(A) 102bが有する複数のステージの ラッチをいくつかのグループに分け、各グループごとに 並行して同時にデジタルデータ信号を入力する、いわゆ る分割駆動を行っても良い。なおこのときのグループの 数を分割数と呼ぶ。例えば4つのステージごとにラッチ をグループに分けた場合、4分割で分割駆動すると言

【0063】 ラッチ(A) 102bの全てのステージの ラッチにデジタルデータ信号の書き込みが一通り終了す るまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ (A) 102b中で一番左側のステージのラッチにデジ タルデータ信号の書き込みが開始される時点から、一番 右側のステージのラッチにデジタルデータ信号の書き込 みが終了する時点までの時間間隔がライン期間である。 実際には、上記ライン期間に水平帰線期間が加えられた 期間をライン期間に含むことがある。

【0064】1ライン期間が終了すると、ラッチ(B) 102cにラッチシグナル(LatchSignal)が供給され る。この瞬間、ラッチ(A)102bに書き込まれ保持 されているデジタルデータ信号は、ラッチ(B)102 cに一斉に送出され、ラッチ(B)102cの全ステー ジのラッチに書き込まれ、保持される。

22

【0065】デジタルデータ信号をラッチ(B)102 cに送出し終えたラッチ(A)102bには、シフトレ ジスタ102aからのタイミング信号に基づき、再び時 フトレジスタ102aにクロック信号(CLK)および 10 分割階調データ信号発生回路106から供給されるデジ タルデータ信号の書き込みが順次行われる。

> 【0066】この2順目の1ライン期間中には、ラッチ (B) 102cに書き込まれ、保持されているデジタル データ信号がソース信号線に入力される。

【0067】一方、書き込み用ゲート信号線駆動回路1 03及び消去用ゲート信号線駆動回路104は、それぞ れシフトレジスタ、バッファ(いずれも図示せず)を有 している。また場合によっては、書き込み用ゲート信号 線駆動回路103及び消去用ゲート信号線駆動回路10 い。この負荷容量が大きいために生ずるタイミング信号 20 4が、シフトレジスタ、バッファの他にレベルシフトを 有していても良い。

> 【0068】書き込み用ゲート信号線駆動回路103及 び消去用ゲート信号線駆動回路104において、シフト レジスタ (図示せず) からのタイミング信号がバッファ (図示せず) に供給され、対応するゲート信号線(走査 線とも呼ぶ)に供給される。ゲート信号線には、1ライ ン分の画素 TFTのゲート電極が接続されており、1ラ イン分全ての画素TFTを同時にONにしなくてはなら ないので、バッファは大きな電流を流すことが可能なも *30* のが用いられる。

【0069】時分割階調データ信号発生回路106にお いては、アナログまたはデジタルのビデオ信号(画像情 報を含む信号)が時分割階調を行うためのデジタルデー 夕信号(Digital Data Signals) に変換され、ラッチ(A) 102bに入力される。また この時分割階調データ信号発生回路106は、時分割階 調表示を行うために必要なタイミングパルス等を発生さ せる回路でもある。

【0070】この時分割階調データ信号発生回路106 40 は、本発明のELディスプレイの外部に設けられても良 い。その場合、そこで形成されたデジタルデータ信号が 本発明のELディスプレイに入力される構成となる。こ の場合、本発明のELディスプレイを表示ディスプレイ として有する電子機器(EL表示装置)は、本発明のE Lディスプレイと時分割階調データ信号発生回路を別の 部品として含むことになる。

【0071】また、時分割階調データ信号発生回路10 6をICチップなどの形で本発明のELディスプレイに 実装しても良い。その場合、そのICチップで形成され 50 たデジタルデータ信号が本発明のELディスプレイに入 力される構成となる。この場合、本発明のELディスプ レイをディスプレイとして有する電子機器は、時分割階 調データ信号発生回路を含むICチップを実装した本発 明のELディスプレイを部品として含むことになる。

23

【0072】また最終的には、時分割階調データ信号発 生回路106を画素部101、ソース信号線駆動回路1 02、書き込み用ゲート信号線駆動回路103、消去用 ゲート信号線駆動回路104と同一の基板上にTFTを 用いて形成しうる。この場合、ELディスプレイに画像 情報を含むビデオ信号を入力すれば全て基板上で処理す 10 ることができる。この場合の時分割階調データ信号発生 回路はポリシリコン膜を活性層とするTFTで形成して も良い。また、この場合、本発明のELディスプレイを ディスプレイとして有する電子機器は、時分割階調デー タ信号発生回路がELディスプレイ自体に内蔵されてお り、電子機器の小型化を図ることが可能である。

【0073】画素部101の拡大図を図2に示す。ソー ス信号線駆動回路102のラッチ(B)102cに接続 されたソース信号線(S1~Sx)、FPCを介してE しディスプレイの外部の電源に接続された電源供給線 (V1~Vx)、書き込み用ゲート信号線駆動回路10 3に接続された書き込み用ゲート信号線(第1のゲート 信号線) (Ga1~Gay)、消去用ゲート信号線駆動 回路104に接続された消去用ゲート信号線(第2のゲ 一ト信号線) (Ge1~Gey) が画素部101に設け られている。

【0074】ソース信号線(S1~Sx)と、電源供給 線(V1~Vx)と、書き込み用ゲート信号線(Ga1 ~Gay) と、消去用ゲート信号線(Ge1~Gey) マトリクス状に複数の画素105が配列されることにな **5**.

【0075】画素105の拡大図を図3に示す。図3に おいて、107はスイッチング用TFTである。スイッ チング用TFT107のゲート電極は、書き込み用ゲー ト信号線Ga(Ga1~Gayのいずれか1つ)に接続 されている。スイッチング用TFT107のソース領域 とドレイン領域は、一方がソース信号線S(S1~Sx のいずれか1つ)に、もう一方がEL駆動用TFT10 8のゲート電極、各画素が有するコンデンサ112及び 40 消去用TFT109のソース領域又はドレイン領域にそ れぞれ接続されている。

【0076】コンデンサ112はスイッチング用TFT 105が非選択状態(オフ状態)にある時、EL駆動用 TFT108のゲート電圧を保持するために設けられて いる。なお本実施の形態ではコンデンサ112を設ける 構成を示したが、本発明はこの構成に限定されず、コン デンサ112を設けない構成にしても良い。

【0077】また、EL駆動用TFT108のソース領 域とドレイン領域は、一方が電源供給線V(V  $1 \sim V$  x 50 に、書き込み用ゲート信号線駆動回路1 0 3 から書き込

のいずれか1つ)に接続され、もう一方はEL素子11 0に接続される。電源供給線Vはコンデンサ112に接 続されている。

【0078】また消去用TFT109のソース領域とド レイン領域のうち、スイッチング用TFT107のソー ス領域またはドレイン領域に接続されていない方は、電 源供給線Vに接続されている。そして消去用TFT10 9のゲート電極は、消去用ゲート信号線Ge (Ge1~ Geyのいずれか1つ)に接続されている。

【0079】EL素子110は陽極と陰極と、陽極と陰 極の間に設けられたEL層とからなる。陽極がEL駆動 用TFT108のソース領域またはドレイン領域と接続 している場合、陽極が画素電極、陰極が対向電極とな る。逆に陰極がEL駆動用TFT108のソース領域ま たはドレイン領域と接続している場合、陰極が画素電 極、陽極が対向電極となる。

【0080】EL素子110の対向電極には対向電位が 与えられている。また電源供給線Vは電源電位が与えら れている。そして対向電位と電源電位の電位差は、電源 20 電位が画素電極に与えられたときにEL素子が発光する 程度の電位差に常に保たれている。電源電位と対向電位 は、本発明のELディスプレイに、外付けのIC等によ り設けられた電源によって与えられる。なお対向電位を 与える電源を、本明細書では特に対向電源111と呼

【0081】現在の典型的なELディスプレイには、画 素の発光する面積あたりの発光量が200cd/m2の 場合、画素部の面積あたりの電流が数mA/cm<sup>2</sup>程度 必要となる。そのため特に画面サイズが大きくなると、 とを備えた領域が画素105である。画素部101には 30 10に設けられた電源から与えられる電位の高さをスイ ッチで制御することが難しくなっていく。本発明におい ては、電源電位と対向電位は常に一定に保たれており、 ICに設けられた電源から与えられる電位の高さをスイ ッチで制御する必要がないので、より大きな画面サイズ のパネルの実現に有用である。

> 【0082】そして本発明において、電源電位の高さ は、EL駆動用TFT108のゲート電極に電源電位が 与えられたときに、EL駆動用TFT108がオフの状 態となるような電位の高さであることが必要である。

> 【0083】スイッチング用TFT107、EL駆動用 TFT108、消去用TFT109は、nチャネル型T FTでもpチャネル型TFTでもどちらでも用いること ができる。またスイッチング用TFT107、EL駆動 用TFT108、消去用TFT109は、シングルゲー ト構造ではなく、ダブルゲート構造、やトリプルゲート 構造などのマルチゲート構造を有していても良い。

【0084】次に上述した構成を有する本発明のELデ ィスプレイの駆動方法について図4を用いて説明する。

【0085】はじめに書き込み用ゲート信号線Ga1

み用選択信号(第1の選択信号)が入力される。その結 果、書き込み用ゲート信号線Ga1に接続されている全 ての画素 (1ライン目の画素) のスイッチング用TFT 107がオンの状態になる。

【0086】そして同時に、ソース信号線S1~Sxに ソース信号線駆動回路102のラッチ(B)102cか ら、1ビット目のデジタルデータ信号が入力される。デ ジタルデータ信号はスイッチング用TFT107を介し てEL駆動用TFT108のゲート電極に入力される。 ており、「0」と「1」のデジタルデータ信号は、一方 がHi、一方がLoの電圧を有する信号である。

【0087】本実施の形態では、デジタルデータ信号が 「O」の情報を有していた場合、EL駆動用TFT10 8はオフの状態となる。よってEL素子110の画素電 極には電源電位は与えられない。その結果、「0」の情 報を有するデジタルデータ信号が入力された画素が有す るEL素子110は発光しない。

【0088】逆に、「1」の情報を有していた場合、E L駆動用TFT108はオン状態となる。よってEL素 20 子110の画素電極には電源電位が与えられる。その結 果、「1」の情報を有するデジタルデータ信号が入力さ れた画素が有するEL素子110は発光する。

【0089】このように、1ライン目の画素にデジタル データ信号が入力されると同時に、EL素子110が発 光、または非発光を行い、1ライン目の画素は表示を行 う。画素が表示を行っている期間を表示期間Trと呼 ぶ。特に1ビット目のデジタルデータ信号が画素に入力 されたことで開始する表示期間をTr1と呼ぶ。図4で は説明を簡便にするために、特に1ライン目の画素の表 30 示期間についてのみ示す。各ラインの表示期間が開始さ れるタイミングはそれぞれ時間差を有している。

【0090】次にGalへの書き込み用選択信号の入力 が終了すると同時に、書き込み用ゲート信号線Ga2に 同様に書き込み用選択信号が入力される。そして書き込 み用ゲート信号線Ga2に接続されている全ての画素の スイッチング用TFT107がオンの状態になり、2ラ イン目の画素にソース信号線S1~Sxから1ビット目 のデジタルデータ信号が入力される。

【0091】そして順に、全ての書き込み用ゲート信号 40 表示を行わなくなり、非表示の状態となる。 線(Ga1~Gay)に書き込み用選択信号が入力され ていく。全ての書き込み用ゲート信号線(Gal~Ga y) が選択され、全てのラインの画素に1ビット目のデ ジタルデータ信号が入力されるまでの期間が書き込み期 間Talである。

【0092】一方、全てのラインの画素に1ビット目の デジタルデータ信号が入力される前、言い換えると書き 込み期間 Ta 1 が終了する前に、画素への1 ビット目の デジタルデータ信号の入力と並行して、消去用ゲート信 号線駆動回路104からの消去用ゲート信号線Gelへ 50 き込み用ゲート信号線駆動回路104からの書き込み用

の消去用選択信号(第2の選択信号)の入力が行われ

【0093】消去用ゲート信号線Ge1に消去用選択信 号が入力されると、消去用ゲート信号線Ge1に接続さ れている全ての画素 (1ライン目の画素) の消去用TF T109がオンの状態になる。そして電源供給線(V1 Vx)の電源電位が消去用TFT109を介してEL 駆動用TFT108のゲート電極に与えられる。

【0094】電源電位がEL駆動用TFT108のゲー デジタルデータ信号は「O」または「1」の情報を有し 10 ト電極に与えられると、EL駆動用TFT108はオフ の状態となる。よって電源電位はEL素子110の画素 電極に与えられなくなり、1ライン目の画素が有するE L素子は全て非発光の状態になり、1ライン目の画素が 表示を行わなくなる。つまり、書き込み用ゲート信号線 Galが書き込み用選択信号によって選択されたときか らEL駆動用TFTのゲート電極が保持していたデジタ ルデータ信号は、EL駆動用TFTのゲート電極に電源 電位が与えられることで消去される。よって1ライン目 の画素が表示を行わなくなる。

> 【0095】画素が表示を行わない期間を非表示期間T dと呼ぶ。1ライン目の画素は、消去用ゲート信号線G e 1 に消去用選択信号が入力されると同時に表示期間 T r1が終了し、非表示期間Td1となる。

【0096】図4では説明を簡便にするために、特に1 ライン目の画素の非表示期間についてのみ示す。表示期 間と同様に、各ラインの非表示期間が開始されるタイミ ングはそれぞれ時間差を有している。

【0097】そしてGe1への消去用選択信号の入力が 終了すると同時に、消去用ゲート信号線Ge2に消去用 選択信号が入力され、同様に消去用ゲート信号線Ge2 に接続されている全ての画素 (2ライン目の画素) の消 去用TFT109がオンの状態になる。そして電源供給 線(V1~Vx)の電源電位が消去用TFT109を介 してEL駆動用TFT108のゲート電極に与えられ る。電源電位がEL駆動用TFT108のゲート電極に 与えられると、EL駆動用TFT108はオフの状態と なる。よって電源電位はEL素子110の画素電極に与 えられなくなる。その結果2ライン目の画素が有するE L素子は全て非発光の状態になり、2ライン目の画素が

【0098】そして順に、全ての消去用ゲート信号線に 消去用選択信号が入力されていく。全ての消去用ゲート 信号線(Gal~Gay)が選択され、全てのラインの 画素が保持している1ビット目のデジタルデータ信号が 消去されるまでの期間が消去期間Telである。

【0099】一方、全てのラインの画素が保持している 1 ビット目のデジタルデータ信号が消去される前、言い 換えると消去期間Telが終了する前に、画素への1ビ ット目のデジタルデータ信号の消去と並行して、再び書 ゲート信号線Galへの書き込み用選択信号の入力が行 われる。その結果、1ライン目の画素は再び表示を行う ので、非表示期間Td1が終了して表示期間Tr2とな

【0100】そして同様に、順に全ての書き込み用ゲー ト信号線が選択され、2ビット目のデジタルデータ信号 が全ての画素に入力される。全てのラインの画素に2ビ ット目のデジタルデータ信号が入力し終わるまでの期間 を、書き込み期間Ta2と呼ぶ。

ト目のデジタルデータ信号が入力される前、言い換える と書き込み期間 Ta 2 が終了する前に、画素への 2 ビッ ト目のデジタルデータ信号の入力と並行して、消去用ゲ ート信号線駆動回路104からの消去用ゲート信号線G e 2 への消去用選択信号の入力が行われる。よって1ラ イン目の画素が有するEL素子は全て非発光の状態にな り、1ライン目の画素が表示を行わなくなる。よって1 ライン目の画素において表示期間 Tr 2 は終了し、非表 示期間Td2となる。

消去用選択信号が入力されていく。全ての消去用ゲート 信号線(Gal~Gay)が選択され、全てのラインの 画素が保持している2ビット目のデジタルデータ信号が 消去されるまでの期間が消去期間Te2である。

【0103】上述した動作はmビット目のデジタルデー 夕信号が画素に入力されるまで繰り返し行われ、表示期 間Tェと非表示期間Tdとが繰り返し出現する(図 4)。表示期間Tr1は、書き込み期間Ta1が開始さ れてから消去期間Telが開始されるまでの期間であ れてから書き込み期間Ta2が開始されるまでの期間で ある。そして表示期間Tr2、Tr3、…、Tr (m-1) と非表示期間 T d 2、 T d 3、 …、 T d (m-1) も、表示期間Tr1と非表示期間Td1と同様に、それ ぞれ書き込み期間Ta1、Ta2、…、Tamと消去期 間Te1、Te2、…、Te(m-1)とによって、そ の期間が定められる。

【0104】そしてmビット目のデジタルデータ信号が 1ライン目の画素に入力された後は、消去用ゲート信号 線Ge1に消去用選択信号は入力されない。説明を簡便 にするために、本実施の形態ではm=n-2の場合を例 にとって説明するが、本発明はこれに限定されないのは 言うまでもない。本発明においてmは、2からnまでの 値を任意に選択することが可能である。

【0105】(n-2)ビット目のデジタルデータ信号 が1ライン目の画素に入力されると、1ライン目の画素 は表示期間Tr(n-2)となり表示を行う。そして次 のビットのデジタルデータ信号が入力されるまで、(n -2) ビット目のデジタルデータ信号は画素に保持され る。

【0106】そして次に(n-1)ビット目のデジタル データ信号が1ライン目の画素に入力されると、画素に 保持されていた (n-2) ビット目のデジタルデータ信 号は、(n-1)ビット目のデジタルデータ信号に書き 換えられる。そして1ライン目の画素は表示期間Tr (n-1) となり、表示を行う。(n-2) ビット目の デジタルデータ信号は、次のビットのデジタルデータ信

【0107】上述した動作をnビット目のデジタルデー 【0101】そして一方、全てのラインの画素に2ビッ 10 夕信号が画素に入力されるまで繰り返し行われる(図 4)。表示期間Tr(n-2)は、書き込み期間Ta (n-2) が開始されてから、書き込み期間Ta(n- が開始されるまでの期間である。そして表示期間T r (n-1)、Trnも表示期間Tr(n-2)と同様 に、書き込み期間Taによって、その期間が定められ

号が入力されるまで画素に保持される。

【0108】本発明では、全ての書き込み期間の長さの 和が1フレーム期間よりも短く、なおかつ表示期間の長 さをTr1:Tr2:Tr3:…:Tr (n-1):T 【0 1 0 2 】そして順に、全ての消去用ゲート信号線に 20 r n =  $2^0$  :  $2^1$  :  $2^2$  :  $\cdots$  :  $2^{(n-2)}$  :  $2^{(n-1)}$  とするこ とが必要である。

> 【0109】全ての表示期間(Trl~Trn)が終了 すると、1つの画像を表示することができる。本発明の 駆動方法において、1つの画像を表示する期間を1フレ ーム期間(F)と呼ぶ。

【0110】そして1フレーム期間終了後は、再び書き 込み用ゲート信号線Galに、書き込み用ゲート信号線 駆動回路103から書き込み用選択信号が入力される。 その結果1ビット目のデジタルデータ信号が画素に入力 る。また非表示期間Td 1 は、消去期間Te 1 が開始さ 30 され、1 ライン目の画素が再び表示期間Tr 1 となる。 そして再び上述した動作を繰り返す。

> 【0111】通常のELディスプレイでは1秒間に60 以上のフレーム期間を設けることが好ましい。1秒間に 表示される画像の数が60より少なくなると、視覚的に 画像のちらつきが目立ち始めることがある。

【0112】表示期間Trの長さは、Tr1:Tr2:  $Tr 3 : \cdots : Tr (n-1) : Tr n = 2^0 : 2^1 :$  $2^2: \dots : 2^{(n-2)}: 2^{(n-1)}$ となるように設定する。こ の表示期間の組み合わせで 2 n階調のうち所望の階調表 40 示を行うことができる。

【0113】1フレーム期間中にEL案子が発光した表 示期間の長さの総和を求めることによって、当該フレー ム期間におけるその画素の表示した階調がきまる。例え ば、n=8のとき、全部の表示期間で画素が発光した場 合の輝度を100%とすると、Tr1とTr2において 画素が発光した場合には1%の輝度が表現でき、Tr3 とTr5とTr8を選択した場合には60%の輝度が表 現できる。

【0114】mビット目のデジタルデータ信号が画素に 50 書き込まれる書き込み期間Tamは、表示期間Trmの 長さよりも短いことが肝要である。よってビット数mの 値は、1~nのうち、書き込み期間Tamが表示期間T rmの長さよりも短くなるような値であることが必要で ある。

29

【0115】また表示期間(Tr1~Trn)は、どの ような順序で出現させても良い。例えば1フレーム期間 中において、Tr1の次にTr3、Tr5、Tr2、… という順序で表示期間を出現させることも可能である。 ただし、消去期間(Te1~Ten)が互いに重ならな い順序の方がより好ましい。

【0116】なお本発明において、EL駆動用TFT1 08はnチャネル型TFTでもpチャネル型TFTでも どちらでも用いることが可能であるが、EL素子110 の陽極が画素電極で陰極が対向電極の場合、EL駆動用 TFT108はpチャネル型TFTであることが好まし い。また逆にEL素子110の陽極が対向電極で陰極が 画素電極の場合、EL駆動用TFT108はnチャネル 型TFTであることが好ましい。

【0117】本発明は上記構成によって、TFTによっ ゲート電圧がかかったときに出力される電流量のばらつ きを抑えることができる。よってIps-Vgs特性のバラ ツキによって、同じ電圧の信号を入力してもEL素子の 発光量が隣接画素で大きく異なってしまうという事態を 避けることが可能になる。

【0118】また、本発明では、表示を行わない非表示 期間Tdを設けることができる。従来のアナログ駆動の 場合、ELディスプレイに全白の画像を表示させると、 常にEL素子が発光することになり、EL層の劣化を早 める原因となってしまう。本発明は非発光期間を設ける 30 ことができるので、EL層の劣化をある程度抑えること ができる。

【0119】なお本発明においては、表示期間と書き込 み期間とが一部重なっている。言い換えると書き込み期 間においても画素を表示させることが可能である。その ため、1フレーム期間における表示期間の長さの総和の 割合 (デューティー比) が、書き込み期間の長さによっ てのみ決定されない。

【0120】なお、上述した本発明の構成はELディス た装置に適用することも可能である。また応答時間が数 10μsec程度以下の、高速応答する液晶が開発され た場合には、液晶ディスプレイに適用することも可能で ある。

#### [0121]

【実施例】以下に、本発明の実施例について説明する。 【0122】 (実施例1) 本実施例では、本発明のEL ディスプレイにおいて、6ビットのデジタルデータ信号 により2<sup>6</sup>階調の表示を行う場合について図5を用いて

図3に示した構造を有する。

【0123】はじめに、書き込み用ゲート信号線Ga1 に、書き込み用ゲート信号線駆動回路103から書き込 み用選択信号が入力される。その結果、書き込み用ゲー ト信号線Ga1に接続されている全ての画素(1ライン 目の画素)のスイッチング用TFT107がオンの状態 になる。

【0124】そして同時に、ソース信号線S1~Sxに ソース信号線駆動回路102のラッチ(B)102cか 10 ら、1ビット目のデジタルデータ信号が入力される。デ ジタルデータ信号はスイッチング用TFT107を介し てEL駆動用TFT108のゲート電極に入力される。

【0125】本実施例では、デジタルデータ信号が

「O」の情報を有していた場合、EL駆動用TFT10 8はオフの状態となる。よってEL素子110の画素電 極には電源電位は与えられない。その結果、「0」の情 報を有するデジタルデータ信号が入力された画素が有す るEL素子110は発光しない。

【0126】逆に、「1」の情報を有していた場合、E  $\tau$  I  $_{
m DS}-{
m V}_{
m GS}$ 特性に多少のばらつきがあっても、等しい 20 L駆動用TFT108はオン状態となる。よってEL素 子110の画案電極には電源電位が与えられる。その結 果、「1」の情報を有するデジタルデータ信号が入力さ れた画素が有するEL素子110は発光する。

> 【0127】このように1ライン目の画素は、デジタル データ信号が入力されると同時に、EL素子110が発 光、または非発光を行い、表示期間 Tr 1 となる。図5 では説明を簡便にするために、特に1ライン目の画素の 表示期間についてのみ示す。各ラインの表示期間が開始 されるタイミングはそれぞれ時間差を有している。

> 【0128】次にGa1への書き込み用選択信号の入力 が終了すると同時に、書き込み用ゲート信号線Ga2に 同様に書き込み用選択信号が入力される。そして書き込 み用ゲート信号線Ga2に接続されている全ての画素の スイッチング用TFT107がオンの状態になり、2ラ イン目の画素にソース信号線S1~Sxから1ビット目 のデジタルデータ信号が入力される。

【0129】そして順に、全ての書き込み用ゲート信号 線(Gal~Gay)に書き込み用選択信号が入力され ていく。全ての書き込み用ゲート信号線(Gal~Ga プレイへの適用だけに限らず、他の電気光学素子を用い 40 y)が選択され、全てのラインの画素に1ビット目のデ ジタルデータ信号が入力されるまでの期間が書き込み期 間Talである。

> 【0130】一方、全てのラインの画素に1ビット目の デジタルデータ信号が入力される前、言い換えると書き 込み期間Ta1が終了する前に、画素への1ビット目の デジタルデータ信号の入力と並行して、消去用ゲート信 号線駆動回路 104からの消去用ゲート信号線Ge1へ の消去用選択信号の入力が行われる。

【0131】消去用ゲート信号線Ge1に消去用選択信 説明する。なお本実施例のELディスプレイは、図1~ 50 号が入力されると、消去用ゲート信号線Ge1に接続さ

れている全ての画素(1 ライン目の画素)の消去用TFT1 0 9 がオンの状態になる。そして電源供給線(V 1  $\sim$  V x)の電源電位が消去用TFT1 0 9 を介してEL駆動用TFT1 0 8 のゲート電極に与えられる。

【0132】電源電位がEL駆動用TFT108のゲート電極に与えられると、EL駆動用TFT108はオフの状態となる。よって電源電位はEL素子110の画素電極に与えられなくなり、1ライン目の画素が有するEL素子は全て非発光の状態になり、1ライン目の画素が表示を行わなくなる。つまり、書き込み用ゲート信号線 10 Galが書き込み用選択信号によって選択されたときからEL駆動用TFTのゲート電極が保持していたデジタルデータ信号は、EL駆動用TFTのゲート電極に電源電位が与えられることで消去される。よって1ライン目の画素が表示を行わなくなる。

【0133】1ライン目の画素は、消去用ゲート信号線 Ge1に消去用選択信号が入力されると同時に表示期間 Tr1が終了し、非表示期間Td1となる。

【0134】図5では説明を簡便にするために、特に1 ライン目の画素の非表示期間についてのみ示す。表示期 20 間と同様に、各ラインの非表示期間が開始されるタイミ ングはそれぞれ時間差を有している。

【0135】そしてGe1への消去用選択信号の入力が終了すると同時に、消去用ゲート信号線Ge2に消去用選択信号が入力され、同様に消去用ゲート信号線Ge2に接続されている全ての画素(2ライン目の画素)の消去用TFT109がオンの状態になる。そして電源供給線(V1~Vx)の電源電位が消去用TFT109を介してEL駆動用TFT108のゲート電極に与えられる。電源電位がEL駆動用TFT108のゲート電極に与えられると、EL駆動用TFT108はオフの状態となる。よって電源電位はEL素子110の画素電極に与えられなくなる。その結果2ライン目の画素が有するEL素子は全て非発光の状態になり、2ライン目の画素が表示を行わなくなり、非表示の状態となる。

【0136】そして順に、全ての消去用ゲート信号線に消去用選択信号が入力されていく。全ての消去用ゲート信号線(Gal~Gay)が選択され、全てのラインの画素が保持している1ビット目のデジタルデータ信号が消去されるまでの期間が消去期間Telである。

【0137】一方、全てのラインの画素が保持している 1ビット目のデジタルデータ信号が消去される前、言い 換えると消去期間Telが終了する前に、画素への1ビット目のデジタルデータ信号の消去と並行して、再び書 き込み用ゲート信号線駆動回路104からの書き込み用 ゲート信号線区a1への書き込み用選択信号の入力が行 われる。その結果、1ライン目の画素は再び表示を行う ので、非表示期間Td1が終了して表示期間Tr2とな る。

【0138】そして同様に、順に全ての書き込み用ゲー 50 タルデータ信号が入力されるまで画素に保持される。

ト信号線が選択され、2 ビット目のデジタルデータ信号が全ての画素に入力される。全てのラインの画素に2 ビット目のデジタルデータ信号が入力し終わるまでの期間を、書き込み期間Ta2と呼ぶ。

【 0 1 4 0 】そして順に、全ての消去用ゲート信号線に消去用選択信号が入力されていく。全ての消去用ゲート信号線(G a 1~G a y)が選択され、全てのラインの画素が保持している2ビット目のデジタルデータ信号が消去されるまでの期間が消去期間Te2である。

【0141】上述した動作は5ビット目のデジタルデータ信号が画素に入力されるまで繰り返し行われ、表示期間Trと非表示期間Tdとが繰り返し出現する(図5)。表示期間Tr1は、書き込み期間Ta1が開始されてから消去期間Te1が開始されるまでの期間である。また非表示期間Td1は、消去期間Te1が開始されてから表示期間Tr2が開始されるまでの期間である。そして表示期間Tr2、Tr3、Tr4と非表示期間Td2、Td3、Td4も、表示期間Tr1と非表示期間Td1と同様に、それぞれ書き込み期間Ta1、Ta2、…、Ta5と消去期間Te1、Te2、…、Te4とによって、その期間が定められる。

【0142】そして5ビット目のデジタルデータ信号が 1ライン目の画素に入力された後は、消去用ゲート信号 線Ge1に消去用選択信号は入力されない。なお本実施 例において、5ビット目のデジタルデータ信号が1ライ ン目の画素に入力された後は、消去用ゲート信号線Ge 1に消去用選択信号は入力されないが、本発明はこの値 に限定されないのは言うまでもない。

【0143】5 ビット目のデジタルデータ信号が1ライ 40 ン目の画素に入力されると、1ライン目の画素は表示期 間Tr5となり表示を行う。そして次のビットのデジタ ルデータ信号が入力されるまで、5 ビット目のデジタル データ信号は画素に保持される。

【0144】そして次に6ビット目のデジタルデータ信号が1ライン目の画素に入力されると、画素に保持されていた5ビット目のデジタルデータ信号は、6ビット目のデジタルデータ信号に書き換えられる。そして1ライン目の画素は表示期間Tr6となり、表示を行う。6ビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号が入力されるまで画表に保持される

【0145】再び1ビット目のデジタルデータ信号が画 素に入力されると、表示期間Tr6は終了し、同時にフ レーム期間が終了する。全ての表示期間(Trl~Tr 6) が終了すると、1つの画像を表示することができ る。本発明の駆動方法において、1つの画像を表示する 期間を1フレーム期間(F)と呼ぶ。そして上述した動 作を繰り返す。

33

【0146】表示期間Tr5は、書き込み期間Ta5が 開始されてから、書き込み期間Ta6が開始されるまで の期間である。そして表示期間Tr6は、書き込み期間 10 み期間の長さを設定することが必要である。 Ta6が開始されてから、次のフレーム期間の書き込み 期間Talが開始されるまでの期間である。

【0147】表示期間Trの長さは、Tr1:Tr2:  $\cdots : Tr 5 : Tr 6 = 2^{0} : 2^{1} : \cdots : 2^{4} : 2^{5} \ge x = x$ うに設定する。この表示期間の組み合わせで2<sup>6</sup>階調の うち所望の階調表示を行うことができる。

【0148】1フレーム期間中にEL素子が発光した表 示期間の長さの総和を求めることによって、当該フレー ム期間におけるその画素の表示した階調がきまる。全部 の表示期間で画素が発光した場合の輝度を100%とす 20 外部機器へと接続される。 ると、Tr1とTr2において画素が発光した場合には 5%の輝度が表現でき、Tr3とTr5を選択した場合 には32%の輝度が表現できる。

【0149】本実施例において、5ビット目のデジタル データ信号が画素に書き込まれる書き込み期間 T a 5 は、表示期間Tr5の長さよりも短いことが肝要であ る。

【0150】また表示期間(Tr1~Tr6)は、どの ような順序で出現させても良い。例えば1フレーム期間 という順序で表示期間を出現させることも可能である。 ただし、消去期間 (Te1~Te6) が互いに重ならな い順序の方がより好ましい。

【0151】なお本発明において、EL駆動用TFT1 08はnチャネル型TFTでもpチャネル型TFTでも どちらでも用いることが可能であるが、EL素子110 の陽極が画素電極で陰極が対向電極の場合、EL駆動用 TFT108はpチャネル型TFTであることが好まし い。また逆にEL素子110の陽極が対向電極で陰極が 型TFTであることが好ましい。

【0152】本発明は上記構成によって、TFTによっ て I DS-VGS特性に多少のばらつきがあっても、等しい ゲート電圧がかかったときに出力される電流量のばらつ きを抑えることができる。よってIDS-VGS特性のバラ ツキによって、同じ電圧の信号を入力してもEL素子の 発光量が隣接画素で大きく異なってしまうという事態を 避けることが可能になる。

【0153】また、本発明では、表示を行わない非発光 期間を設けることができる。従来のアナログ駆動の場

合、ELディスプレイに全自の画像を表示させると、常 にEL素子が発光することになり、EL層の劣化を早め る原因となってしまう。本発明は非発光期間を設けるこ とができるので、EL圏の劣化をある程度抑えることが できる。

【0154】また本発明では、全ての書き込み期間の長 さの和が1フレーム期間よりも短く、なおかつ表示期間 の長さを $Tr1: Tr2: \cdots : Tr5: Tr6=2^0:$  $2^1: \dots : 2^4: 2^5$ とすることが可能な範囲で、書き込

【0155】(実施例2)本実施例では、本発明を用い てELディスプレイを作製した例について説明する。

【0156】図6(A)は本発明を用いたELディスプ レイの上面図である。図6(A)において、4010は 基板、4011は画素部、4012はソース信号線駆動 回路、4013aは書き込み用ゲート信号線駆動回路で あり、4013bは消去用ゲート信号線駆動回路であ り、それぞれの駆動回路は配線4014a、4014 b、4015、4016を経てFPC4017に至り、

【0157】このとき、少なくとも画素部、好ましくは 駆動回路及び画素部を囲むようにしてカバー材600 0、シーリング材(ハウジング材ともいう)7000、 密封材(第2のシーリング材)7001が設けられてい

【0158】また、図6(B)は本実施例のELディス プレイの断面構造であり、基板4010、下地膜402 1の上に駆動回路用TFT(但し、ここではnチャネル 型TFTとpチャネル型TFTを組み合わせたCMOS 中において、Tr1の次にTr3、Tr5、Tr2、 $\cdots$  30 回路を図示している。)4022及び画素部用TFT4 023 (但し、ここではEL素子への電流を制御するス イッチング用TFTだけ図示している。)が形成されて いる。これらのTFTは公知の構造(トップゲート構造 またはボトムゲート構造)を用いれば良い。

【0159】駆動回路用TFT4022、画素部用TF T4023が完成したら、樹脂材料でなる層間絶縁膜 (平坦化膜) 4026の上に画素部用TFT4023の ドレインと電気的に接続する透明導電膜でなる画素電極 4027を形成する。透明導電膜としては、酸化インジ 画素電極の場合、EL駆動用TFT108はnチャネル 40 ウムと酸化スズとの化合物(ITOと呼ばれる)または 酸化インジウムと酸化亜鉛との化合物を用いることがで きる。そして、画素電極4027を形成したら、絶縁膜 4028を形成し、画素電極4027上に開口部を形成 する。

> 【0160】次に、EL層4029を形成する。EL層 4029は公知のEL材料(正孔注入屬、正孔輸送層、 発光層、電子輸送層または電子注入層)を自由に組み合 わせて積層構造または単層構造とすれば良い。どのよう な構造とするかは公知の技術を用いれば良い。また、E 50 L材料には低分子系材料と高分子系(ポリマー系) 材料

がある。低分子系材料を用いる場合は蒸着法を用いる が、高分子系材料を用いる場合には、スピンコート法、

35

印刷法またはインクジェット法等の簡易な方法を用いる ことが可能である。

【0161】本実施例では、シャドーマスクを用いて蒸 着法によりEL層を形成する。シャドーマスクを用いて 画素毎に波長の異なる発光が可能な発光層(赤色発光 層、緑色発光層及び青色発光層)を形成することで、カ ラー表示が可能となる。その他にも、色変換層(CC M) とカラーフィルターを組み合わせた方式、白色発光 10 ましい。 層とカラーフィルターを組み合わせた方式があるがいず れの方法を用いても良い。勿論、単色発光のELディス

プレイとすることもできる。

【0162】EL層4029を形成したら、その上に陰 極4030を形成する。陰極4030とEL屬4029 の界面に存在する水分や酸素は極力排除しておくことが 望ましい。従って、真空中でEL層4029と陰極40 30を成膜するか、EL層4029を不活性雰囲気で形 成し、大気解放しないで陰極4030を形成するといっ 式(クラスターツール方式)の成膜装置を用いることで 上述のような成膜を可能とする。

【0163】なお、本実施例では陰極4030として、 LiF(フッ化リチウム)膜とA1(アルミニウム)膜 の積層構造を用いる。具体的にはEL層4029上に蒸 着法で1nm厚のLiF(フッ化リチウム)膜を形成 し、その上に300nm厚のアルミニウム膜を形成す る。勿論、公知の陰極材料であるMgAg電極を用いて も良い。そして陰極4030は4031で示される領域 において配線4016に接続される。配線4016は陰 30 必要がある。 極4030に所定の電圧を与えるための電源供給線であ り、導電性ペースト材料4032を介してFPC401 7に接続される。

【0164】4031に示された領域において陰極40 30と配線4016とを電気的に接続するために、層間 絶縁膜4026及び絶縁膜4028にコンタクトホール を形成する必要がある。これらは層間絶縁膜4026の エッチング時(画素電極用コンタクトホールの形成時) や絶縁膜4028のエッチング時(EL屬形成前の開口 28をエッチングする際に、層間絶縁膜4026まで一 括でエッチングしても良い。この場合、層間絶縁膜40 26と絶縁膜4028が同じ樹脂材料であれば、コンタ クトホールの形状を良好なものとすることができる。

【0165】このようにして形成されたEL素子の表面 を覆って、パッシベーション膜6003、充填材600 4、カバー材6000が形成される。

【0166】さらに、EL素子部を囲むようにして、カ バー材6000と基板4010の内側にシーリング材7 には密封材(第2のシーリング材)7001が形成され

【0167】このとき、この充填材6004は、カバー 材6000を接着するための接着剤としても機能する。 充填材6004としては、PVC(ポリビニルクロライ ド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビ ニルブチラル)またはEVA(エチレンビニルアセテー ト)を用いることができる。この充填材6004の内部 に乾燥剤を設けておくと、吸湿効果を保持できるので好

【0168】また、充填材6004の中にスペーサーを 含有させてもよい。このとき、スペーサーをBaOなど からなる粒状物質とし、スペーサー自体に吸湿性をもた せてもよい。

【0169】スペーサーを設けた場合、パッシベーショ ン膜6003はスペーサー圧を緩和することができる。 また、パッシベーション膜とは別に、スペーサー圧を緩 和する樹脂膜などを設けてもよい。

【0170】また、カバー材6000としては、ガラス た工夫が必要である。本実施例ではマルチチャンバー方 20 板、アルミニウム板、ステンレス板、FRP(Fibe rglass-Reinforced Plastic s) 板、PVF(ポリビニルフルオライド)フィルム、 マイラーフィルム、ポリエステルフィルムまたはアクリ ルフィルムを用いることができる。なお、充填材600 4としてPVBやEVAを用いる場合、数十μmのアル ミニウムホイルをPVFフィルムやマイラーフィルムで 挟んだ構造のシートを用いることが好ましい。

> 【0171】但し、EL素子からの発光方向(光の放射 方向)によっては、カバー材6000が透光性を有する

【0172】また、配線4016はシーリング材700 0 および密封材7001と基板4010の隙間を通って FPC4017に電気的に接続される。なお、ここでは 配線4016について説明したが、他の配線4014 a、4014b、4015も同様にしてシーリング材7 000および密封材7001と基板4010との隙間を 通ってFPC4017に電気的に接続される。

【0173】なお本実施例では、充填材6004を設け てからカバー材6000を接着し、充填材6004の側 部の形成時)に形成しておけば良い。また、絶縁膜40 40 面(露呈面)を覆うようにシーリング材7000を取り 付けているが、カバー材6000及びシーリング材70 00を取り付けてから、充填材6004を設けても良 い。この場合、基板4010、カバー材6000及びシ ーリング材7000で形成されている空隙に通じる充填 材の注入口を設ける。そして前記空隙を真空状態(10 <sup>-2</sup>Torr以下)にし、充填材の入っている水槽に注入 口を浸してから、空隙の外の気圧を空隙の中の気圧より も高くして、充填材を空隙の中に充填する。

【0174】 (実施例3) 本実施例では、本発明を用い ○000が設けられ、さらにシーリング材7000の外側 50 て実施例2とは異なる形態のELディスプレイを作製し

た例について、図7 (A)、7 (B) を用いて説明す る。図6 (A)、6 (B)と同じ番号のものは同じ部分 を指しているので説明は省略する。

37

【O175】図7(A)は本実施例のELディスプレイ の上面図であり、図7(A)をA-A'で切断した断面図 を図7(B)に示す。

【0176】実施例2に従って、EL素子の表面を覆っ てパッシベーション膜6003までを形成する。

【O177】さらに、EL素子を覆うようにして充填材 000を接着するための接着剤としても機能する。充填 材6004としては、PVC(ポリビニルクロライ ド)、エポキシ樹脂、シリコーン樹脂、PVB (ポリビ ニルブチラル) またはEVA (エチレンビニルアセテー ト)を用いることができる。この充填材6004の内部 に乾燥剤を設けておくと、吸湿効果を保持できるので好 ましい。

【0178】また、充填材6004の中にスペーサーを 含有させてもよい。このとき、スペーサーをBaOなど せてもよい。

【0179】スペーサーを設けた場合、パッシベーショ ン膜6003はスペーサー圧を緩和することができる。 また、パッシベーション膜とは別に、スペーサー圧を緩 和する樹脂膜などを設けてもよい。

【0180】また、カバー材6000としては、ガラス 板、アルミニウム板、ステンレス板、FRP(Fibe rglass-Reinforced Plastic s) 板、PVF (ポリビニルフルオライド) フィルム、 マイラーフィルム、ポリエステルフィルムまたはアクリー ルフィルムを用いることができる。なお、充填材600 4としてPVBやEVAを用いる場合、数十μmのアル ミニウムホイルをPVFフィルムやマイラーフィルムで 挟んだ構造のシートを用いることが好ましい。

【0181】但し、EL素子からの発光方向(光の放射 方向)によっては、カバー材6000が透光性を有する 必要がある。

【0182】次に、充填材6004を用いてカバー材6 000を接着した後、充填材6004の側面(露呈面) を覆うようにフレーム材6001を取り付ける。フレー 40 る。 ム材6001はシーリング材(接着剤として機能する) 6002によって接着される。このとき、シーリング材 6002としては、光硬化性樹脂を用いるのが好ましい が、EL層の耐熱性が許せば熱硬化性樹脂を用いても良 い。なお、シーリング材6002はできるだけ水分や酸 素を透過しない材料であることが望ましい。また、シー リング材6002の内部に乾燥剤を添加してあっても良 V1

【0183】また、配線4016はシーリング材600 2と基板4010との隙間を通ってFPC4017に電 50 が高い素子でもある。そのため、EL駆動用TFTのド

気的に接続される。なお、ここでは配線4016につい て説明したが、他の配線4014a、4014b、40 15も同様にしてシーリング材6002と基板4010 との隙間を通ってFPC4017に電気的に接続され

【0184】なお本実施例では、充填材6004を設け てからカバー材6000を接着し、充填材6004の側 面(露呈面)を覆うようにフレーム材6001を取り付 けているが、カバー材6000及びフレーム材6001 6004を設ける。この充填材6004は、カバー材6 10 を取り付けてから、充填材6004を設けても良い。こ の場合、基板4010、カバー材6000及びフレーム 材6001で形成されている空隙に通じる充填材の注入 口を設ける。そして前記空隙を真空状態(10-2Tor r以下) にし、充填材の入っている水槽に注入口を浸し てから、空隙の外の気圧を空隙の中の気圧よりも高くし て、充填材を空隙の中に充填する。

【0185】(実施例4)ここでELディスプレイにお ける画素部のさらに詳細な断面構造を図8に示す。図8 において、基板3501上に設けられたスイッチング用 からなる粒状物質とし、スペーサー自体に吸湿性をもた 20 TFT3502は公知の方法を用いて形成されたnチャ ネル型TFTを用いる。本実施例ではダブルゲート構造 としている。ダブルゲート構造とすることで実質的に二 つのTFTが直列された構造となり、オフ電流値を低減 することができるという利点がある。なお、本実施例で はダブルゲート構造としているが、シングルゲート構造 でも構わないし、トリプルゲート構造やそれ以上のゲー ト本数を持つマルチゲート構造でも構わない。また、公 知の方法を用いて形成されたpチャネル型TFTを用い ても構わない。

> 【0186】また、消去用TFT3504は公知の方法 を用いて形成されたnチャネル型TFTを用いる。本実 施例ではシングルゲート構造としている。なお、本実施 例ではシングルゲート構造としているが、ダブルゲート 構造やそれ以上のゲート本数を持つマルチゲート構造で も構わない。また、公知の方法を用いて形成されたpチ ャネル型TFTを用いても構わない。消去用TFT35 04のドレイン配線31は配線36によって、スイッチ ング用TFT3502のドレイン配線35と、EL駆動 用TFTのゲート電極37とに電気的に接続されてい

【0187】また、EL駆動用TFT3503は公知の 方法を用いて形成されたnチャネル型TFTを用いる。 EL駆動用TFTのゲート電極37は配線36によっ て、スイッチング用TFT3502のドレイン配線35 と、消去用TFT3504のドレイン配線31とに電気 的に接続されている。

【0188】EL駆動用TFTはEL素子を流れる電流 量を制御するための素子であるため、多くの電流が流 れ、熱による劣化やホットキャリアによる劣化の危険性 レイン側に、ゲート絶縁膜を介してゲート電極に重なる ようにLDD領域を設ける本発明の構造は極めて有効で ある。

39

【0189】また、本実施例ではEL駆動用TFT35 03をシングルゲート構造で図示しているが、複数のT FTを直列につなげたマルチゲート構造としても良い。 さらに、複数のTFTを並列につなげて実質的にチャネ ル形成領域を複数に分割し、熱の放射を高い効率で行え るようにした構造としても良い。このような構造は熱に よる劣化対策として有効である。

【0190】また、ドレイン配線40は電源供給線(電 源線)3506に接続され、常に一定の電圧が加えられ ている。

【0191】スイッチング用TFT3502、EL駆動 用TFT3503及び消去用TFT3504の上には第 1パッシベーション膜41が設けられ、その上に樹脂絶 縁膜でなる平坦化膜42が形成される。平坦化膜42を 用いてTFTによる段差を平坦化することは非常に重要 である。後に形成されるEL層は非常に薄いため、段差 が存在することによって発光不良を起こす場合がある。 従って、EL層をできるだけ平坦面に形成しうるように 画素電極を形成する前に平坦化しておくことが望まし

【0192】また、43は反射性の高い導電膜でなる画 楽電極 (この場合EL素子の陰極) であり、EL駆動用 TFT3503のドレイン領域に電気的に接続される。 画素電極43としてはアルミニウム合金膜、銅合金膜ま たは銀合金膜など低抵抗な導電膜またはそれらの積層膜 を用いることが好ましい。勿論、他の導電膜との積層構 造としても良い。

【0193】また、絶縁膜(好ましくは樹脂)で形成さ れたバンク44a、44bにより形成された溝(画素に相 当する)の中に発光屬45が形成される。なお、ここで は一画素しか図示していないが、R(赤)、G(緑)、 B (青) の各色に対応した発光層を作り分けても良い。 発光層とする有機ΕL材料としてはπ共役ポリマー系材 料を用いる。代表的なポリマー系材料としては、ポリパ ラフェニレンビニレン (PPV) 系、ポリビニルカルバ ゾール (PVK) 系、ポリフルオレン系などが挙げられ る。

【0194】なお、PPV系有機EL材料としては様々 な型のものがあるが、例えば「H. Shenk, H. Becker, O. Ge 1sen, E. Kluge, W. Kreuder, and H. Spreitzer, "Polymers forLight Emitting Diodes", Euro Display, Proceeding s, 1999, p. 33-37」や特開平10-92576号公報に記 載されたような材料を用いれば良い。

【0195】具体的な発光層としては、赤色に発光する 発光層にはシアノポリフェニレンビニレン、緑色に発光 する発光層にはポリフェニレンビニレン、青色に発光す る発光層にはポリフェニレンビニレン若しくはポリアル 50 せた構造について説明する。説明には図9を用いる。な

キルフェニレンを用いれば良い。膜厚は30~150n m (好ましくは40~100nm) とすれば良い。

【0196】但し、以上の例は発光層として用いること のできる有機EL材料の一例であって、これに限定する 必要はまったくない。発光層、電荷輸送屬または電荷注 入層を自由に組み合わせてEL層(発光及びそのための キャリアの移動を行わせるための層)を形成すれば良

【0197】例えば、本実施例ではポリマー系材料を発 10 光層として用いる例を示したが、低分子系有機EL材料 を用いても良い。また、電荷輸送層や電荷注入層として 炭化珪素等の無機材料を用いることも可能である。これ らの有機EL材料や無機材料は公知の材料を用いること ができる。

【0198】本実施例では発光層45の上にPEDOT (ポリチオフェン) またはPAni (ポリアニリン) で なる正孔注入層46を設けた積層構造のEL層としてい る。そして、正礼注入層46の上には透明導電膜でなる 陽極47が設けられる。本実施例の場合、発光層45で 20 生成された光は上面側に向かって(TFTの上方に向か って) 放射されるため、陽極は透光性でなければならな い。透明導電膜としては酸化インジウムと酸化スズとの 化合物や酸化インジウムと酸化亜鉛との化合物を用いる ことができるが、耐熱性の低い発光層や正孔注入層を形 成した後で形成するため、可能な限り低温で成膜できる ものが好ましい。

【0199】陽極47まで形成された時点でEL素子3 505が完成する。なお、ここでいうEL素子3505 は、画素電極(陰極)43、発光層45、正孔注入層4 6及び陽極47で形成されたコンデンサを指す。画素電 極43は画素の面積にほぼ一致させているため、画素全 体がEL素子として機能する。従って、発光の利用効率 が非常に高く、明るい画像表示が可能となる。

【0200】また本実施例では、陽極47の上にさらに 第2パッシベーション膜48を設けている。第2パッシ ベーション膜48としては窒化珪素膜または窒化酸化珪 素膜が好ましい。この目的は、外部とEL素子とを遮断 することであり、有機EL材料の酸化による劣化を防ぐ 意味と、有機EL材料からの脱ガスを抑える意味との両 40 方を併せ持つ。これによりELディスプレイの信頼性が 高められる。

【0201】以上のように本発明のELディスプレイは 図8のような構造の画素からなる画素部を有し、オフ電 流値の十分に低いスイッチング用TFTと、ホットキャ リア注入に強いEL駆動用TFTとを有する。従って、 高い信頼性を有し、且つ、良好な画像表示が可能なEL ディスプレイが得られる。

【0202】(実施例5)本実施例では、実施例4に示 した画素部において、EL素子3505の構造を反転さ

お、図8の構造と異なる点はEL素子の部分とEL駆動 用TFTだけであるので、その他の説明は省略すること とする。

41

【0203】図9において、EL駆動用TFT3503 は公知の方法を用いて形成されたpチャネル型TFTを 用いる。

【0204】本実施例では、画素電極(陽極)50とし て透明導電膜を用いる。具体的には酸化インジウムと酸 化亜鉛との化合物でなる導電膜を用いる。勿論、酸化イ ンジウムと酸化スズとの化合物でなる導電膜を用いても 10 に重なるように設けられたLDD領域を有している場

【0205】そして、絶縁膜でなるバンク51a、51b が形成された後、溶液塗布によりポリビニルカルバゾー ルでなる発光層52が形成される。その上にはカリウム アセチルアセトネート (a c a c K と表記される) でな る電子注入層53、アルミニウム合金でなる陰極54が 形成される。この場合、陰極54がパッシベーション膜 としても機能する。こうしてEL素子3701が形成さ れる。

は、矢印で示されるようにTFTが形成された基板の方 に向かって放射される。

【0207】(実施例6)本実施例では、図3に示した 回路図とは異なる構造の画素とした場合の例について、 図10(A)~(C)を用いて説明する。なお、本実施 例において、3801はスイッチング用TFT3803 のゲート配線(ゲート信号線の一部)、3802はスイ ッチング用TFT3803のソース配線(ソース信号線 の一部)、3804はEL駆動用TFT、3805は消 線、3808はコンデンサとする。

【0208】図10(A)は、二つの画素間で電源供給 線3807を共通とした場合の例である。即ち、二つの 画素が電源供給線3807を中心に線対称となるように 形成されている点に特徴がある。この場合、電源供給線 の本数を減らすことができるため、画素部をさらに高精 細化することができる。

【0209】また、図10(B)は、電源供給線380 8をゲート配線3801と平行に設けた場合の例であ ト配線3801とが重ならないように設けた構造となっ ているが、両者が異なる層に形成される配線であれば、 絶縁膜を介して重なるように設けることもできる。この 場合、電源供給線3808とゲート配線3801とで専 有面積を共有させることができるため、画素部をさらに 高精細化することができる。

【0210】また、図10(C)は、図10(B)の構 造と同様に電源供給線3808をゲート配線3801と 平行に設け、さらに、二つの画素を電源供給線3808 を中心に線対称となるように形成する点に特徴がある。 50 ンコート法によりニッケル (Ni) を含有する層 (Ni

また、電源供給線3808をゲート配線3801のいず れか一方と重なるように設けることも有効である。この 場合、電源供給線の本数を減らすことができるため、画 素部をさらに高精細化することができる。

【0211】(実施例7)図3、図10ではEL駆動用 TFTのゲート電極にかかる電圧を保持するためにコン デンサを設ける構造としているが、コンデンサを省略す ることも可能である。EL駆動用TFTとして用いるn チャネル型TFTが、ゲート絶縁膜を介してゲート電極 合、この重なり合った領域には一般的にゲート容量と呼 ばれる寄生容量が形成されるが、本実施例ではこの寄生 容量をEL駆動用TFTのゲート電極にかかる電圧を保 持するためのコンデンサとして積極的に用いる点に特徴 がある。

【0212】この寄生容量のキャパシタンスは、上記ゲ ート電極とLDD領域とが重なり合った面積によって変 化するため、その重なり合った領域に含まれるLDD領 域の長さによって決まる。

【0206】本実施例の場合、発光層52で発生した光 20 【0213】(実施例8)本実施例では、本発明のEL ディスプレイの画素部とその周辺に設けられる駆動回路 部のTFTを同時に作製する方法について説明する。但 し、説明を簡単にするために、駆動回路に関しては基本 単位であるСМОS回路を図示することとする。また消 去用TFTについては、スイッチング用TFTまたはE L駆動用TFTの作製方法を用いて作製することが可能 であるので、ここでは省略する。

【0214】まず、図11(A)に示すように、下地膜 (図示せず)を表面に設けた基板501を用意する。本 去用TFT、3806はEL素子、3807は電源供給 30 実施例では結晶化ガラス上に下地膜として100nm厚 の窒化酸化珪素膜を200nm厚の窒化酸化珪素膜とを 積層して用いる。この時、結晶化ガラス基板に接する方 の窒素濃度を10~25wt%としておくと良い。勿 論、下地膜を設けずに石英基板上に直接素子を形成して も良い。

【0215】次に基板501の上に45nmの厚さのア モルファスシリコン膜502を公知の成膜法で形成す る。なお、アモルファスシリコン膜に限定する必要はな く、非晶質構造を含む半導体膜(微結晶半導体膜を含 る。なお、図10(B)では電源供給線3808とゲー 40 む)であれば良い。さらに非晶質シリコンゲルマニウム 膜などの非晶質構造を含む化合物半導体膜でも良い。

> 【0216】ここから図11(C)までの工程は本発明 者による特開平10-247735号公報を完全に引用 することができる。同公報ではNi等の元素を触媒とし て用いた半導体膜の結晶化方法に関する技術を開示して

【0217】まず、開口部503a、503bを有する 保護膜504を形成する。本実施例では150mm厚の 酸化珪素膜を用いる。そして、保護膜504の上にスピ

43 含有層)505を形成する。このNi含有層の形成に関 しては、前記公報を参考にすれば良い。

【0218】次に、図11(B)に示すように、不活性 雰囲気中で570℃14時間の加熱処理を加え、アモル ファスシリコン膜502を結晶化する。この際、Niが 接した領域(以下、Ni添加領域という)506a、5 06 bを起点として、基板と概略平行に結晶化が進行 し、棒状結晶が集まって並んだ結晶構造でなるポリシリ コン膜507が形成される。

【0219】次に、図11 (C) に示すように、保護膜 10 するための工程である。 504をそのままマスクとして15族に属する元素(好 ましくはリン) をNi添加領域506a、506bに添加 する。こうして高濃度にリンが添加された領域(以下、 リン添加領域という) 508a、508bが形成される。

【0220】次に、図11(C)に示すように、不活性 雰囲気中で600℃12時間の加熱処理を加える。この 熱処理によりポリシリコン膜507中に存在するNiは 移動し、最終的には殆ど全て矢印が示すようにリン添加 領域508a、508bに捕獲されてしまう。これはリン による金属元素(本実施例ではNi)のゲッタリング効 20 果による現象であると考えられる。

【0221】この工程によりポリシリコン膜509中に 残るNíの濃度はSIMS(質量二次イオン分析)によ る測定値で少なくとも $2 \times 10^{17}$ atoms/cm $^3$ にまで低減 される。Niは半導体にとってライフタイムキラーであ るが、この程度まで低減されるとTFT特性には何ら悪 影響を与えることはない。また、この濃度は殆ど現状の SIMS分析の測定限界であるので、実際にはさらに低 い濃度 (2×10<sup>17</sup>atoms/cm<sup>3</sup>以下) であると考えられ

【0222】こうして触媒を用いて結晶化され、且つ、 その触媒がTFTの動作に支障を与えないレベルにまで 低減されたポリシリコン膜509が得られる。その後、 このポリシリコン膜509のみを用いた活性層510~ 513をパターニング工程により形成する。また、この 時、後のパターニングにおいてマスク合わせを行うため のマーカーを、上記ポリシリコン膜を用いて形成すると 良い。(図11(D))

【0223】次に、図11(E)に示すように、50n m厚の窒化酸化シリコン膜をプラズマCVD法により形 40 い。 成し、その上で酸化雰囲気中で950℃1時間の加熱処 理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素 雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気

【0224】この熱酸化工程では活性層と上記窒化酸化 シリコン膜との界面で酸化が進行し、約15nm厚のポ リシリコン膜が酸化されて約30nm厚の酸化シリコン 膜が形成される。即ち、30nm厚の酸化シリコン膜と 50nm厚の窒化酸化シリコン膜が積層されてなる80 nm厚のゲート絶縁膜5.1.4が形成される。また、活性 50 明確になる。このことは、後にTFTが完成した時点に

屬510~513の膜厚はこの熱酸化工程によって30 nmとなる。

【0225】次に、図12(A)に示すように、レジス トマスク515a、515bを形成し、ゲート絶縁膜5 14を介してp型を付与する不純物元素(以下、p型不 純物元素という)を添加する。 p 型不純物元素として は、代表的には13族に属する元素、典型的にはボロン またはガリウムを用いることができる。この工程(チャ ネルドープ工程という)はTFTのしきい値電圧を制御

【0226】なお、本実施例ではジボラン(B2H6)を 質量分離しないでプラズマ励起したイオンドープ法でボ ロンを添加する。勿論、質量分離を行うイオンインプラ ンテーション法を用いても良い。この工程により1×1  $0^{15} \sim 1 \times 10^{18} a toms/cm^3$ (代表的には $5 \times 10^{16} \sim$  $5 \times 10^{17} a toms/cm^3$ )の濃度でボロンを含む不純物領 域516、517が形成される。

【0227】次に、図12(B)に示すように、レジス トマスク519a、519bを形成し、ゲート絶縁膜51 4を介してn型を付与する不純物元素(以下、n型不純 物元素という)を添加する。なお、n型不純物元素とし ては、代表的には15族に属する元素、典型的にはリン 又は砒素を用いることができる。なお、本実施例ではフ ォスフィン(PH3)を質量分離しないでプラズマ励起 したプラズマドーピング法を用い、リンを $1 \times 10^{18}$ at oms/cm3の濃度で添加する。勿論、質量分離を行うイオ ンインプランテーション法を用いても良い。

【0228】この工程により形成されるn型不純物領域 520には、n型不純物元素が2×10<sup>16</sup>~5×10<sup>19</sup>  $atoms/cm^3$  (代表的には $5 \times 10^{17} \sim 5 \times 10^{18} atoms/c$ m³) の濃度で含まれるようにドーズ量を調節する。

【0229】次に、図12(C)に示すように、添加さ れたn型不純物元素及びp型不純物元素の活性化工程を 行う。活性化手段を限定する必要はないが、ゲート絶縁 膜514が設けられているので電熱炉を用いたファーネ スアニール処理が好ましい。また、図12(A)の工程 でチャネル形成領域となる部分の活性層/ゲート絶縁膜 界面にダメージを与えてしまっている可能性があるた め、なるべく高い温度で加熱処理を行うことが望まし

【0230】本実施例の場合には耐熱性の高い結晶化ガ ラスを用いているので、活性化工程を800℃1時間の ファーネスアニール処理により行う。なお、処理雰囲気 を酸化性雰囲気にして熱酸化を行っても良いし、不活性 雰囲気で加熱処理を行っても良い。

【0231】この工程によりn型不純物領域520の端 部、即ち、n型不純物領域520の周囲に存在するn型 不純物元素を添加していない領域(図12(A)の工程 で形成されたp型不純物領域)との境界部(接合部)が

45 おいて、LDD領域とチャネル形成領域とが非常に良好 な接合部を形成しうることを意味する。

【0232】次に、200~400nm厚の導電膜を形 成し、パターニングしてゲート電極522~525を形 成する。このゲート電極522~525の線幅によって 各TFTのチャネル長の長さが決定する。

【0233】なお、ゲート電極は単層の導電膜で形成し ても良いが、必要に応じて二層、三層といった積層膜と することが好ましい。ゲート電極の材料としては公知の 導電膜を用いることができる。具体的には、タンタル (Ta)、チタン(Ti)、モリブデン(Mo)、タン グステン (W)、クロム(Cr)、シリコン(Si)か ら選ばれた元素でなる膜、または前記元素の窒化物でな る膜(代表的には窒化タンタル膜、窒化タングステン 膜、窒化チタン膜)、または前記元素を組み合わせた合 金膜(代表的にはMo-W合金、Mo-Ta合金)、ま たは前記元素のシリサイド膜(代表的にはタングステン シリサイド膜、チタンシリサイド膜)を用いることがで きる。勿論、単層で用いても積屬して用いても良い。

テン (WN) 膜と、350nm厚のタングステン (W) 膜とでなる積層膜を用いる。これはスパッタ法で形成す れば良い。また、スパッタガスとしてキセノン(X e)、ネオン(Ne)等の不活性ガスを添加すると応力 による膜はがれを防止することができる。

【0235】またこの時、ゲート電極523はn型不純 物領域520の一部とゲート絶縁膜514を介して重な るように形成する。この重なった部分が後にゲート電極 と重なったLDD領域となる。なお、ゲート電極524 接続されている。

【0236】次に、図13(A)に示すように、ゲート 電極522~525をマスクとして自己整合的にn型不 純物元素(本実施例ではリン)を添加する。こうして形 成される不純物領域526~533にはn型不純物領域 520の1/2~1/10(代表的には1/3~1/ 4) の濃度でリンが添加されるように調節する。具体的 には、 $1 \times 10^{16} \sim 5 \times 10^{18}$ atoms/cm<sup>3</sup> (典型的には  $3 \times 10^{17} \sim 3 \times 10^{18} \text{atoms/cm}^3$ ) の濃度が好まし W.

【0237】次に、図13(B)に示すように、ゲート 電極等を覆う形でレジストマスク534a~534dを形 成し、n型不純物元素(本実施例ではリン)を添加して 高濃度にリンを含む不純物領域535~539を形成す る。ここでもフォスフィン(PH<sub>3</sub>)を用いたイオンド ープ法で行い、この領域のリンの濃度は $1 \times 10^{20} \sim 1$  $\times 10^{21}$ atoms/cm<sup>3</sup> (代表的には2×10<sup>20</sup>~5×10  $21_{\rm atoms/cm}^3$ ) となるように調節する。

【0238】この工程によってnチャネル型TFTのソ ース領域若しくはドレイン領域が形成されるが、スイッ 50 導電膜でも良い。

チング用TFTは、図13(A)の工程で形成したn型 不純物領域528~531の一部が残る。この残された 領域が、スイッチング用TFTのLDD領域となる。

【0239】次に、図13 (C) に示すように、レジス トマスク534a~534dを除去し、新たにレジスト マスク542を形成する。そして、p型不純物元素(本 実施例ではボロン)を添加し、高濃度にボロンを含む不 純物領域540、541、543、544を形成する。 ここではジボラン(B<sub>2</sub>H<sub>6</sub>)を用いたイオンドープ法に 10 より  $3 \times 10^{20} \sim 3 \times 10^{21} \text{atoms/cm}^3$  (代表的には5)  $\times 10^{20} \sim 1 \times 10^{21}$ atoms/cm<sup>3</sup>/) 濃度となるようにボ ロンを添加する。

【0240】なお、不純物領域540、541、54 3、544には既に1×10 $^{20}$ ~1×10 $^{21}$ atoms/cm $^3$ の濃度でリンが添加されているが、ここで添加されるボ ロンはその少なくとも3倍以上の濃度で添加される。そ のため、予め形成されていたn型の不純物領域は完全に p型に反転し、p型の不純物領域として機能する。

【0241】次に、図13(D)に示すように、レジス 【0234】本実施例では、50nm厚の窒化タングス 20 トマスク542を除去した後、第1層間絶縁膜546を 形成する。第1層間絶縁膜546としては、珪素を含む 絶縁膜を単層で用いるか、その中で組み合わせた積層膜 を用いれば良い。また、膜厚は400nm~1.5μm とすれば良い。本実施例では、200nm厚の窒化酸化 珪素膜の上に800nm厚の酸化珪素膜を積層した構造 とする。

【0242】その後、それぞれの濃度で添加されたn型 またはp型不純物元素を活性化する。活性化手段として は、ファーネスアニール法が好ましい。本実施例では電 a、524bは断面では二つに見えるが、実際は電気的に 30 熱炉において窒素雰囲気中、550 $^\circ$ 、4時間の熱処理 を行う。

> 【0243】さらに、3~100%の水素を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行い 水素化処理を行う。この工程は熱的に励起された水素に より半導体膜の不対結合手を水素終端する工程である。 水素化の他の手段として、プラズマ水素化(プラズマに より励起された水素を用いる)を行っても良い。

【0244】なお、水素化処理は第1層間絶縁膜546 を形成する間に入れても良い。即ち、200nm厚の窒 40 化酸化珪素膜を形成した後で上記のように水素化処理を 行い、その後で残り800mm厚の酸化珪素膜を形成し ても構わない。

【0245】次に、図14(A)に示すように、第1層 間絶縁膜546及びゲート絶縁膜514に対してコンタ クトホールを形成し、ソース配線547~550と、ド レイン配線551~553を形成する。なお、本実施例 ではこの電極を、Ti膜を100nm、Tiを含むアル ミニウム膜を300nm、Ti膜150nmをスパッタ 法で連続形成した3層構造の積層膜とする。勿論、他の 【0246】次に、50~500nm(代表的には200~300nm)の厚さで第1パッシベーション膜554を形成する。本実施例では第1パッシベーション膜554として300nm厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。

47

【0247】この時、窒化酸化シリコン膜の形成に先立って $H_2$ 、 $NH_3$ 等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜546に供給され、熱処理を行うことで、第1パッシベーション膜554の膜質が改善さに処理することが好ましい。れる。それと同時に、第1層間絶縁膜546に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。公知の代することができる。

【0248】次に、図14(B)に示すように、有機樹脂からなる第2層間絶縁膜555を形成する。有機樹脂としてはポリイミド、アクリル、BCB(ベンゾシクロブテン)等を使用することができる。特に、第2層間絶縁膜555はTFTが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では2.5 $\mu$ mの厚さでアクリル膜を形成する。

【0249】次に、第2層間絶縁膜555、第1パッシベーション膜554にドレイン配線553に達するコンタクトホールを形成し、画素電極(陽極)556を形成する。本実施例では酸化インジウム・スズ(ITO)膜を110nmの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに2~20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。この画素電極がEL素子203の陽極となる。

【0250】次に、珪素を含む絶縁膜(本実施例では酸化珪素膜)を500nmの厚さに形成し、画素電極556に対応する位置に開口部を形成して第3層間絶縁膜557を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するEL層の劣化が顕著な問題となってしまる

【0251】次に、EL B558 及び陰極(MgAg 電極)559 を、真空蒸着法を用いて大気解放しないで連続形成する。なお、EL B558 の膜厚は $800\sim20$ 0 nm(典型的には $100\sim120$  nm)、陰極559 の厚さは $180\sim300$  nm(典型的には $200\sim25$ 0 nm)とすれば良い。

【0252】この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次E L層及び陰極を形成する。但し、EL層は溶液に対する 耐性に乏しいためフォトリソグラフィ技術を用いずに各 色個別に形成しなくてはならない。そこでメタルマスク を用いて所望の画素以外を隠し、必要箇所だけ選択的に EL層を形成するのが好ましい。

【0253】即ち、まず赤色に対応する画素以外を全て 50 たが、設計者が適宜設けるようにしても良い。

隠すマスクをセットし、そのマスクを用いて赤色発光の EL層及を選択的に形成する。次いで、緑色に対応する 画素以外を全て隠すマスクをセットし、そのマスクを用 いて緑色発光のEL層を選択的に形成する。次いで、同 様に青色に対応する画素以外を全て隠すマスクをセット し、そのマスクを用いて青色発光のEL層を選択的に形 成する。なお、ここでは全て異なるマスクを用いるよう に記載しているが、同じマスクを使いまわしても構わな い。また、全画素にEL層を形成するまで真空を破らず に処理することが好ましい。

【0254】なお、EL層558としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる4層構造をEL層とすれば良い。また、本実施例ではEL素子203の陰極としてMgAg電極を用いた例を示すが、公知の他の材料を用いることが可能である。

【0255】また、保護電極560としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極56 20 0はEL層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、EL層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。

【0256】最後に、窒化珪素膜でなる第2パッシベーション膜561を300nmの厚さに形成する。実際には保護電極560がEL層を水分等から保護する役割を果たすが、さらに第2パッシベーション膜561を形成しておくことで、EL素子203の信頼性をさらに高めることができる。

30 【0257】こうして図14(C)に示すような構造の アクティブマトリクス型のELディスプレイが完成す る。201がスイッチング用TFT、202がEL駆動 用TFT、204が駆動回路用nチャネル型TFT、2 05が駆動回路用pチャネル型TFTである。

【0258】なお、実際には、図14(C)まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やセラミックス製シーリングカンなどのハウジング材でパッケージング(封入)することが好ましい。

40 【0259】(実施例9)本実施例では、図1で示した ソース信号線駆動回路102の詳しい構成について説明 する。図15に本発明で用いられるソース信号線駆動回 路の一例を回路図で示す。

【0260】シフトレジスタ801、ラッチ(A)802、ラッチ(B)803、が図に示すように配置されている。なお本実施例では、1組のラッチ(A)802と1組のラッチ(B)803が、4本のソース信号線S\_a~S\_dに対応している。また本実施例では信号が有する電圧の振幅の幅を変えるレベルシフトを設けなかったが、歌舞者が適宜かけるようにしても良い。

【0261】クロック信号CLK、CLKの極性が反転 したクロック信号CLKB、スタートパルス信号SP、 駆動方向切り替え信号SL/Rはそれぞれ図に示した配 線からシフトレジスタ801に入力される。また外部か ら入力されるデジタルデータ信号VDは図に示した配線 からラッチ(A) 802に入力される。ラッチ信号S\_ LAT、S\_LATの極性が反転した信号S\_LATb はそれぞれ図に示した配線からラッチ(B)803に入 力される。

【0262】ラッチ(A)802の詳しい構成につい て、ソース信号線SLine\_aに対応するラッチ

(A) 802の一部804を例にとって説明する。ラッ チ(A) 802の一部804は2つのクロックドインバ ータと2つのインバータを有している。

【0263】ラッチ(A) 802の一部804の上面図 を図16に示す。831a、831bはそれぞれ、ラッ チ (A) 802の一部804が有するインバータの1つ を形成するTFTの活性層であり、836は該インバー タの1つを形成するTFTの共通のゲート電極である。 また832a、832bはそれぞれ、ラッチ(A)80 2の一部804が有するもう1つのインバータを形成す るTFTの活性層であり、837a、837bは活性層 832a、832b上にそれぞれ設けられたゲート電極 である。なおゲート電極837a、837bは電気的に 接続されている。

【0264】833a、833bはそれぞれ、ラッチ (A) 802の一部804が有するクロックドインバー タの1つを形成するTFTの活性層である。活性層83 3a上にはゲート電極838a、838bが設けられて おり、ダブルゲート構造となっている。また活性層83 3 b上にはゲート電極838b、839が設けられてお り、ダブルゲート構造となっている。

【0265】834a、834bはそれぞれ、ラッチ (A) 802の一部804が有するもう1つのクロック ドインバータを形成するTFTの活性層である。活性層 834a上にはゲート電極839、840が設けられて おり、ダブルゲート構造となっている。また活性層83 4 b 上にはゲート電極840、841が設けられてお り、ダブルゲート構造となっている。

において、EL素子が有するEL層に用いられる材料 は、有機EL材料に限定されず、無機EL材料を用いて も実施できる。但し、現在の無機EL材料は非常に駆動 電圧が高いため、そのような駆動電圧に耐えうる耐圧特 性を有するTFTを用いなければならない。

【0267】または、将来的にさらに駆動電圧の低い無 機EL材料が開発されれば、本発明に適用することは可 能である。

【0268】また、本実施例の構成は、実施例1~9の いずれの構成とも自由に組み合わせることが可能であ

る。

【0269】(実施例11)本発明において、EL層と して用いる有機物質は低分子系有機物質であってもポリ マー系(高分子系)有機物質であっても良い。低分子系 有機物質はA1 q3(トリスー8ーキノリライトーアル ミニウム)、TPD (トリフェニルアミン誘導体) 等を 中心とした材料が知られている。ポリマー系有機物質と して、π共役ポリマー系の物質が挙げられる。代表的に は、PPV (ポリフェニレンビニレン) 、PVK (ポリ 10 ビニルカルバゾール)、ポリカーボネート等が挙げられ

【0270】ポリマー系(高分子系)有機物質は、スピ ンコーティング法(溶液塗布法ともいう)、ディッピン グ法、ディスペンス法、印刷法またはインクジェット法 など簡易な薄膜形成方法で形成でき、低分子系有機物質 に比べて耐熱性が高い。

【0271】また本発明のELディスプレイが有するE L素子において、そのEL素子が有するEL層が、電子 輸送層と正孔輸送層とを有している場合、電子輸送層と 20 正孔輸送屬とを無機の材料、例えば非晶質のSiまたは 非晶質のSi1-xСx等の非晶質半導体で構成しても良

【0272】非晶質半導体には多量のトラップ準位が存 在し、かつ非晶質半導体が他の層と接する界面において 多量の界面準位を形成する。そのため、EL案子は低い 電圧で発光させることができるとともに、高輝度化を図 ることもできる。

【0273】また有機EL層にドーパント(不純物)を 添加し、有機EL層の発光の色を変化させても良い。ド 30 ーパントとして、DCM1、ナイルレッド、ルブレン、 クマリン6、TPB、キナクリドン等が挙げられる。

【0274】 (実施例12) 本実施例では、本発明のE Lディスプレイについて図21(A)、(B)を用いて 説明する。図21(A)は、EL素子の形成されたTF T基板において、EL素子の封入まで行った状態を示す 上面図である。点線で示された6801はソース信号線 駆動回路、6802aは書き込み用ゲート信号線駆動回 路、6802bは消去用ゲート信号線駆動回路、680 3は画素部である。また、6804はカバー材、680 【0266】 (実施例10) 本発明のELディスプレイ 40 5は第1シール材、6806は第2シール材であり、第 1シール材6805で囲まれた内側のカバー材とTFT 基板との間には充填材6807(図21(B)参照)が 設けられる。

> 【0275】なお、6808はソース信号線駆動回路6 801、書き込み用ゲート信号線駆動回路6802a、 消去用ゲート信号線駆動回路6802b及び画素部68 03に入力される信号を伝達するための接続配線であ り、外部機器との接続端子となるFPC(フレキシブル プリントサーキット)6809からビデオ信号やクロッ 50 ク信号を受け取る。

【0276】ここで、図21(A)をA-A'で切断し た断面に相当する断面図を図21(B)に示す。なお、 図21 (A)、(B)では同一の部位に同一の符号を用 いている.

51

【0277】図21(B)に示すように、基板6800 上には画素部6803、ソース信号線駆動回路6801 が形成されており、画素部6803はEL素子に流れる 電流を制御するためのTFT(以下、EL駆動用TFT という) 6851とそのドレインに電気的に接続された 画素電極6852を含む複数の画素により形成される。 本実施例ではEL駆動用TFT6851をpチャネル型 TFTとする。また、ソース信号線駆動回路6801は nチャネル型TFT6853とpチャネル型TFT68 54とを相補的に組み合わせたCMOS回路を用いて形

【0278】各画素は画素電極の下にカラーフィルタ (R) 6855、カラーフィルタ (G) 6856及びカ ラーフィルタ(B)(図示せず)を有している。ここで カラーフィルタ(R)とは赤色光を抽出するカラーフィ カラーフィルタ、カラーフィルタ(B)は青色光を抽出 するカラーフィルタである。なお、カラーフィルタ

- (R) 6855は赤色発光の画素に、カラーフィルタ
- (G) 6856は緑色発光の画素に、カラーフィルタ
- (B) は青色発光の画素に設けられる。

【0279】これらのカラーフィルタを設けた場合の効 果としては、まず発光色の色純度が向上する点が挙げら れる。例えば赤色発光の画素からはEL素子から赤色光 が放射される(本実施例では画素電極側に向かって放射 される)が、この赤色光を、赤色光を抽出するカラーフ ィルタに通すことにより赤色の純度を向上させることが できる。このことは、他の緑色光、青色光の場合におい ても同様である。

【0280】また、従来のカラーフィルタを用いない構 造ではELディスプレイの外部から侵入した可視光がE L素子の発光層を励起させてしまい、所望の発色が得ら れない問題が起こりうる。しかしながら、本実施例のよ うにカラーフィルタを設けることでEL素子には特定の 波長の光しか入らないようになる。即ち、外部からの光 ことが可能である。

【0281】なお、カラーフィルタを設ける構造は従来 提案されているが、EL素子は白色発光のものを用いて いた。この場合、赤色光を抽出するには他の波長の光を カットしていたため、輝度の低下を招いていた。しかし ながら、本実施例では、例えばEL素子から発した赤色 光を、赤色光を抽出するカラーフィルタに通すため、輝 度の低下を招くようなことがない。

【0282】次に、画素電極6852は透明導電膜で形

極6852の両端には絶縁膜6857が形成され、さら に赤色に発光する発光層6858、緑色に発光する発光 層6859が形成される。なお、図示しないが隣接する 画素には青色に発光する発光層が設けられ、赤、緑及び 青に対応した画素によりカラー表示が行われる。勿論、 青色の発光層が設けられた画素は青色を抽出するカラー フィルタが設けられている。

【0283】なお、発光層6858、6859の材料と して有機材料だけでなく無機材料を用いることができ 10 る。また、発光層だけでなく電子注入層、電子輸送層、 正孔輸送層または正孔注入層を組み合わせた積層構造と しても良い。

【0284】また、各発光層の上にはEL素子の陰極6 860が遮光性を有する導電膜でもって形成される。こ の陰極6860は全ての画素に共通であり、接続配線6 808を経由してFPC6809に電気的に接続されて いる。

【0285】次に、第1シール材6805をディスペン サー等で形成し、スペーサ(図示せず)を撒布してカバ ルタであり、カラーフィルタ (G) は緑色光を抽出する 20 一材 6804を貼り合わせる。そして、TFT基板、カ バー材6804及び第1シール材6805で囲まれた領 域内に充填材6807を真空注入法により充填する。

> 【0286】また、本実施例では充填材6807に予め 吸湿性物質6861として酸化バリウムを添加してお く。なお、本実施例では吸湿性物質を充填材に添加して 用いるが、塊状に分散させて充填材中に封入することも できる。また、図示されていないがスペーサの材料とし で吸湿性物質を用いることも可能である。

【0287】次に、充填材6807を紫外線照射または 30 加熱により硬化させた後、第1シール材6805に形成 された開口部(図示せず)を塞ぐ。第1シール材680 5の開口部を塞いだら、導電性材料6862を用いて接 続配線6808及びFPC6809を電気的に接続させ る。さらに、第1シール材6805の露呈部及びFPC 6809の一部を覆うように第2シール材6806を設 ける。第2シール材6806は第1シール材6807と 同様の材料を用いれば良い。

【0288】以上のような方式を用いてEL素子を充填 材6807に封入することにより、EL素子を外部から によりEL素子が励起されてしまうような不具合を防ぐ 40 完全に遮断することができ、外部から水分や酸素等の有 機材料の酸化を促す物質が侵入することを防ぐことがで きる。従って、信頼性の高いELディスプレイを作製す ることができる。

> 【0289】また、本発明を用いることで既存の液晶表 示装置用の製造ラインを転用させることができるため、 整備投資の費用が大幅に削減可能であり、歩留まりの高 いプロセスで1枚の基板から複数の発光装置を生産する ことができるため、大幅に製造コストを低減しうる。

【0290】(実施例13)本実施例では、実施例12 成され、EL素子の陽極として機能する。また、画素電 50 に示したELディスプレイにおいて、EL素子から発す 53

る光の放射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図22を用いるが、基本的な構造は図21(B)と同様であるので変更部分に新しい符号を付して説明する。

【0291】本実施例では画素部6901にはEL駆動用TFT6902としてnチャネル型TFTが用いられている。また、EL駆動用TFT6902のドレインには画素電極6903が電気的に接続され、この画素電極6903は遮光性を有する導電膜で形成されている。本実施例では画素電極6903がEL素子の陰極となる。

【0292】また、本発明を用いて形成された赤色に発 光する発光層6858、緑色に発光する発光層6859 の上には各画素に共通な透明導電膜6904が形成され る。この透明導電膜6904はEL素子の陽極となる。

【0293】さらに、本実施例ではカラーフィルタ

(R) 6905、カラーフィルタ(G) 6906及びカラーフィルタ(B) (図示せず)がカバー材6804に形成されている点に特徴がある。本実施例のEL素子の構造とした場合、発光層から発した光の放射方向がカバー材側に向かうため、図22の構造とすればその光の経 20路にカラーフィルタを設置することができる。

【0294】本実施例のようにカラーフィルタ(R)6905、カラーフィルタ(G)6906及びカラーフィルタ(B)(図示せず)をカバー材6804に設けると、TFT基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点がある。

【0295】(実施例14)本発明を用いて形成された 電子ディスプレイ、特にELディスプレイは様々な電子 機器に用いることができる。以下に、本発明を用いて形 30 成された電子ディスプレイを表示媒体として組み込んだ 電子機器について説明する。

【0296】その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図17に示す。

【0297】図17(A)はパーソナルコンピュータであり、本体2001、筐体2002、表示部2003、キーボード2004等を含む。本発明のELディスプレイはパーソナルコンピュータの表示部2003に用いることができる。

【0298】図17(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明のELディスプレイはビデオカメラの表示部2102に用いることができる。

【0299】図17(C)は頭部取り付け型のEL表示装置の一部(右片側)であり、本体2301、信号ケー

ブル2302、頭部固定バンド2303、表示モニタ2304、光学系2305、表示部2306等を含む。本発明のELディスプレイは頭部取り付け型のEL表示装置の表示部2306に用いることができる。

【0300】図17(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2401、記録媒体(CD、LDまたはDVD等)2402、操作スイッチ2403、表示部(a)2404、表示部(b)2405等を含む。表示部(a)は主として画像10情報を表示し、表示部(b)は主として文字情報を表示するが、本発明のELディスプレイは記録媒体を備えた画像再生装置の表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置としては、CD再生装置、ゲーム機器などに本発明を用いることができる。

【0301】図17(E)は携帯型(モバイル)コンピュータであり、本体2501、カメラ部2502、受像部2503、操作スイッチ2504、表示部2505等を含む。本発明のELディスプレイ2505は携帯型(モバイル)コンピュータの表示部に用いることができる。

【0302】また、将来的にEL材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。

【0303】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~13のどのような組み合わせからなる構成を用いても実現することができる。

30 【0304】(実施例15)本発明の構成を有するEL ディスプレイの、上面から撮影した写真を図23に示す。具体的な仕様は以下の通りである。

【0305】画素部のサイズが対角4インチ、画素部が有する画素数は640×480(VGA)、モノクロ表示、EL素子の陰極と陽極の間にかかる最大電圧は6V、開口率48%、ソース信号線駆動回路の駆動周波数は6.25MHz、ゲート信号線駆動回路の駆動周波数は126kHz、ゲート信号線駆動回路の駆動電圧は10V、6ビットのデジタルデータ信号に対応しており6404階調の表示を行うことが可能である。なお1フレーム期間あたりの表示期間の総和の割合(デューティー比)は63、0%である。

【0306】なお本発明の構成は上述した仕様に限定されない。なお、本実施例は、本明細書における他の全ての実施例と、自由に組み合わせることが可能である。

【0307】(実施例16)本実施例では、nビットのデジタルデータ信号に対応した本発明の駆動方法において、表示期間Tr1~Trnの出現する順序について説明する。

装置の一部(右片側)であり、本体2301、信号ケー 50 【0308】図24に本実施例の駆動方法を示すタイミ

ングチャートを示す。画素の詳しい駆動の仕方について は実施の形態を参照する。本実施例の駆動方法では、1 フレーム期間中で1番長い非表示期間であるTd1を1 フレーム期間の最後に設ける。上記構成によって、非表 示期間Td1と次の表示期間(本実施例ではTrnだが 本発明はこれに限定されず、Tr1以外ならどの表示期 開でも良い)との間にフレーム期間の区切れがあるよう に人間の目には映る。これによって、中間表示を行った ときに隣り合うフレーム期間同士で表示期間が隣接する ことによって起きていた表示むらを、人間の目に認識さ 10 は、EL素子に流れる電流にほぼ正比例して大きくな れずらくすることができる。

【0309】なお本実施例は他の全ての実施例と自由に 組み合わせることが可能である。

【0310】(実施例17)本実施例では、本発明を実 施する上で有効な画素部の駆動方法について、図25を 用いて説明する。

【0311】図25 (A) に示した本実施例のELディ スプレイは、画素部を2つに分割し、画素部A2501 と画素部B2502とに分かれている。そしてソース信 回路A2504及び消去用ゲート信号線駆動回路A25 05が駆動することによって、画素部A2501に画像 の半分が表示される。またソース信号線駆動回路 B 2 5 06、書き込み用ゲート信号線駆動回路B2507及び 消去用ゲート信号線駆動回路 B 2 5 0 8 が駆動すること によって、画素部B2502に画像の半分が表示され る。

【0312】そして画素部A2501に表示された半分 の画像と、画素部B2502に表示された半分の画像と を合わせて、1つの画像が形成される。

【0313】図25 (B) に示したELディスプレイ は、ソース信号線駆動回路A2513から奇数番目のソ ース信号線にデジタルデータ信号が入力される。そして ソース信号線駆動回路 B 2 5 1 4 によってから偶数番目 のソース信号線にデジタルデータ信号が入力される。

【0314】また書き込み用ゲート信号線駆動回路A2 515は同時に2本の書き込み用ゲート信号線駆動回路 を選択することで、奇数番目と偶数番目のソース信号線 に同時に入力されたデジタルデータ信号を画素に入力す る。具体的には画素の有するスイッチング用TFTを介 40 FTでもpチャネル型TFTでもどちらでも良い。 してEL駆動用TFTのゲート電極にデジタルデータ信 号を入力する。

【0315】消去用ゲート信号線駆動回路A2516は 同時に2本の消去用ゲート信号線駆動回路を選択するこ とで、電源供給線の電源電位を画素に入力する。具体的 には画素の有する消去用TFTを介してEL駆動用TF Tのゲート電極に電源電位を与える。

【0316】上記構成によって画素部2511に画像が 形成される。なお本実施例は他の全ての実施例と自由に 組み合わせることが可能である。

【0317】 (実施例18) 本実施例では、本発明のE Lディスプレイの駆動方法を用いた場合、どの様な電圧 電流特性を有する領域でEL駆動用TFTを駆動させる かについて説明する。

【0318】 E L素子は、印加される電圧が少しでも変 化すると、それに対してEL素子を流れる電流が指数関 数的に大きく変化する。別の見方をすると、EL素子を 流れる電流の大きさが変化しても、EL素子に印加され る電圧値はあまり変化しない。そして、EL素子の輝度 る。よって、EL素子に印加される電圧の大きさ(電圧 値)を制御することによりEL素子の輝度を制御するよ りも、EL素子を流れる電流の大きさ(電流値)を制御 することによりEL素子の輝度を制御する方が、TFT の特性に左右されずらく、EL素子の輝度の制御が容易 である。

【0319】図26を参照する。図26(A)は、図3 に示した本発明のELディスプレイの画素において、E L駆動用TFT108およびEL素子110の構成部分 号線駆動回路A2503、書き込み用ゲート信号線駆動 20 のみを図示したものである。図26 (B) には、図26 (A) で示したEL駆動用TFT108およびEL素子 110の電圧電流特性を示す。なお図26(B)で示す EL駆動用TFT108の電圧電流特性のグラフは、ソ ース領域とドレイン領域の間の電圧であるVDSに対す る、EL駆動用TFT108のドレインに流れる電流の 大きさを示しており、さらに図26(B)にはEL駆動 用TFT108のソース領域とゲート電極の間の電圧で あるVGSの値の異なる複数のグラフを示している。

> 【0320】図26(A)に示したように、EL素子1 30 10の画素電極と対向電極111の間にかかる電圧をV EL、電源供給線に接続される端子2601とEL素子1 10の対向電極111の間にかかる電圧をVTとする。 なおVTは電源供給線の電位によってその値が固定され る。またEL駆動用TFT108のソース領域・ドレイ ン領域間の電圧をVDS、EL駆動用TFT108のゲー ト電極に接続される配線2602とソース領域との間の 電圧、つまりEL駆動用TFT108のゲート電極とソ ース領域の間の電圧をVGSとする。

【0321】EL駆動用TFT108はnチャネル型T

【0322】また、EL駆動用TFT108とEL素子 110とは直列に接続されている。よって、両素子(E L駆動用TFT108とEL素子110)を流れる電流 値は同じである。従って、図26(A)に示したEL駆 動用TFT108とEL素子110とは、両素子の電圧 電流特性を示すグラフの交点(動作点)において駆動す る。図26 (B) において、VELは、対向電極111の 電位と動作点での電位との間の電圧になる。VDSは、E L駆動用TFT108の端子2601での電位と動作点 50 での電位との間の電圧になる。つまり、 $V_T$ は、 $V_{EL}$ と

Vpsの和に等しい。

【0323】ここで、VGSを変化させた場合について考 える。図26 (B) から分かるように、EL駆動用TF  $T1080 | V_{GS} - V_{TH} |$  が大きくなるにつれて、言い 換えると | VGS | が大きくなるにつれて、EL駆動用T FT108に流れる電流値が大きくなる。なお、VTHは EL駆動用TFT108のしきい値電圧である。よって 図26 (B) から分かるように、 | V<sub>GS</sub> | が大きくなる と、動作点においてEL素子110を流れる電流値も当 0を流れる電流値に比例して高くなる。

57

【0324】 | VGS | が大きくなることによってEL素 子110を流れる電流値が大きくなると、電流値に応じ てValの値も大きくなる。そしてVTの大きさは電源供 給線の電位によって定まっているので、VELが大きくな ると、その分VDSが小さくなる。

【0325】また図26(B)に示したように、EL駆 動用TFTの電圧電流特性は、VGSとVDSの値によって 2つの領域に分けられる。  $|V_{GS}-V_{TH}| < |V_{DS}|$ で ある領域が飽和領域、 | V<sub>GS</sub>-V<sub>TH</sub> | > | V<sub>DS</sub> | である 20 領域が線形領域である。

【0326】飽和領域においては以下の式1が成り立 つ。なおIDSはEL駆動用TFT108のチャネル形成 領域を流れる電流値である。また  $\beta = \mu C_0 W / L$  であ り、μはEL駆動用TFT108の移動度、Coは単位 面積あたりのゲート容量、W/Lはチャネル形成領域の チャネル幅Wとチャネル長Lの比である。

[0327]

【式1】  $I_{DS} = \beta (V_{GS} - V_{TH})^2 / 2$ 

【0328】また線形領域においては以下の式2が成り 立つ。

[0329]

[式2]  $I_{DS} = \beta$  {  $(V_{GS} - V_{TH}) V_{DS} - V_{DS}^2 / 2$  } 【0330】式1からわかるように、飽和領域において 電流値はVDSによってほとんど変化せず、VGSのみによ って電流値が定まる。

【0331】一方、式2からわかるように、線形領域 は、VDSとVGSとにより電流値が定まる。 | VGS | を大 きくしていくと、EL駆動用TFT108は線形領域で 動作するようになる。そして、VELも徐々に大きくなっ! ていく。よって、VELが大きくなった分だけ、VDSが小 さくなっていく。線形領域では、VDSが小さくなると電 流量も小さくなる。そのため、|VGS|を大きくしていっ ても、電流値は増加しにくくなってくる。 | V<sub>GS</sub> | =∞ になった時、電流値= I MAXとなる。つまり、 | VGS | をいくら大きくしても、IMAX以上の電流は流れない。 ここで、IMAXは、VEL=VTの時に、EL素子110を 流れる電流値である。

【0332】このように VGS の大きさを制御するこ

たりすることができる。

【0333】ところで、全てのEL駆動用TFTの特性 は理想的には全て同じであることが望ましいが、実際に は個々のEL駆動用TFTでしきい値VTHと移動度μと が異なっていることが多い。そして個々のEL駆動用T FTのしきい値VTHと移動度μとが互いに異なると、式 1及び式2からわかるように、VGSの値が同じでもEL 駆動用TFT108のチャネル形成領域を流れる電流値 が異なってしまう。

らしていった場合の、EL駆動用TFTの電流電圧特性 を示す。実線2701が理想の電流電圧特性のグラフで あり、2702、2703がそれぞれしきい値VTHと移 動度μとが理想とする値と異なってしまった場合のEL 駆動用TFTの電流電圧特性である。電流電圧特性のグ ラフ2702、2703は飽和領域においては同じ電流 値 Δ I 1だけ、理想の特性を有する電流電圧特性のグラ フ2701からずれていて、電流電圧特性のグラフ27 02の動作点2705は飽和領域にあり、電流電圧特性 のグラフ2703の動作点2706は線形領域にあった とする。その場合、理想の特性を有する電流電圧特性の グラフ2701の動作点2704における電流値と、動 作点2705及び動作点2706における電流値のずれ をそれぞれ $\Delta$  I  $_2$ 、 $\Delta$  I  $_3$ とすると、飽和領域における動 作点2705よりも線形領域における動作点2706の 方が小さい。

> 【0335】よって本発明で示したデジタル方式の駆動 方法を用いる場合、動作点が線形領域に存在するように EL駆動用TFTとEL案子を駆動させることで、EL 駆動用TFTの特性のずれによるEL素子の輝度むらを 抑えた階調表示を行うことができる。

【0336】また従来のアナログ駆動の場合は、「VGS | のみによって電流値を制御することが可能な飽和領域 に動作点が存在するようにEL駆動用TFTとEL素子 を駆動させる方が好ましい。

【0337】以上の動作分析のまとめとして、EL駆動 用TFTのゲート電圧 | VGS | に対する電流値のグラフ を図28に示す。 | VGS | を大きくしていき、EL駆動 用TFTのしきい値電圧の絶対値 | Vth | よりも大きく 40 なると、EL駆動用TFTが導通状態となり、電流が流 れ始める。本明細書ではこの時の | VGS | を点灯開始電 圧と呼ぶことにする。そして、さらに | V<sub>GS</sub> | を大きく していくと、 $|V_{GS}|$ が $|V_{GS}-V_{th}|=|V_{DS}|$ を満 たすような値(ここでは仮にAとする)となり、飽和領 域2801から線形領域2802になる。さらに VGS |を大きくしていくと、電流値が大きくなり、遂には、 電流値が飽和してくる。その時 | V<sub>GS</sub> | =∞となる。

【0338】図28から分かる通り、 | V<sub>GS</sub> | ≦ | V<sub>th</sub> |の領域では、電流がほとんど流れない。 | V<sub>th</sub> | ≦ | とによって、動作点を飽和領域にしたり、線形領域にし50  $V_{GS}$  |  $\leq$  A の領域は飽和領域であり、|  $V_{GS}$  | によって

電流値が変化する。そして、A ≦ | V<sub>GS</sub> | の領域は線形 領域であり、EL素子に流れる電流値は|VGS|及び| V<sub>DS</sub> よって電流値が変化する。

【0339】本発明のデジタル駆動では、 | V<sub>GS</sub> | ≦ | V<sub>th</sub> | の領域及びA≦ | V<sub>GS</sub> | の線形領域を用いること が好ましい。

【0340】なお本実施例は他の全ての実施例と自由に 組み合わせることが可能である。

【0341】(実施例19)本発明において、三重項励 とで、外部発光量子効率を飛躍的に向上させることがで きる。これにより、EL素子の低消費電力化、長寿命 化、および軽量化が可能になる。

【0342】ここで、三重項励起子を利用し、外部発光 量子効率を向上させた報告を示す。(T. Tsutsui,C. Adac hi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437.) 上記の論文により報告されたEL 材料(クマリン色素)の分子式を以下に示す。

[0343]

[化1]

[0344] (M. A. Baldo, D. F. O'Brien, Y. You, A. Shou stikov, S. Sibley, M. E. Thompson, S. R. Forrest, Natur e 395 (1998) p. 151.)

【0345】上記の論文により報告されたEL材料(P t 錯体)の分子式を以下に示す。


[0346]

【化2】

[O 3 4 7] (M. A. Baldo, S. Lamansky, P. E. Burrrows, M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (199) 9) p. 4.) (T. Tsutsui, M. - J. Yang, M. Yahiro, K. Nakamur a, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Ma yaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502.)上 記の論文により報告されたEL材料(Ir錯体)の分子 式を以下に示す。

[0348]

【化3】



【0349】以上のように三重項励起子からの燐光発光 を利用できれば原理的には一重項励起子からの蛍光発光 起子からの燐光を発光に利用できるEL材料を用いるこ 10 を用いる場合より3~4倍の高い外部発光量子効率の実 現が可能となる。

> 【0350】なお、本実施例の構成は、実施例1~実施 例18のいずれの構成とも自由に組みあせて実施するこ とが可能である。

[0351]

(31)

【発明の効果】本発明は上記構成によって、TFTによ ってIDS-VGS特性に多少のばらつきがあっても、等し いゲート電圧がかかったときに出力される電流量のばら つきを抑えることができる。よってIps-Vgs特性のバ 20 ラツキによって、同じ電圧の信号を入力してもEL素子 の発光量が隣接画素で大きく異なってしまうという事態 を避けることが可能になる。

【0352】また、本発明では、表示を行わない非発光 期間を設けることができる。従来のアナログ駆動の場 合、ELディスプレイに全白の画像を表示させると、常 にEL素子が発光することになり、EL層の劣化を早め る原因となってしまう。本発明は非発光期間を設けるこ とができるので、EL層の劣化をある程度抑えることが できる。

#### 30 【図面の簡単な説明】

本発明のELディスプレイの回路構成を示 【図1】 す図。

本発明のELディスプレイの画素部の回路 [図2] 図.

図3] 本発明のELディスプレイの画素の回路 図。

【図4】 本発明のELディスプレイの駆動方法を示 す図。

【図5】 本発明のELディスプレイの駆動方法を示 40 す図。

【図6】 本発明のELディスプレイの上面図及び断 面図。

【図7】 本発明のELディスプレイの上面図及び断 面図。

[図8] 本発明のELディスプレイの断面図。

【図9】 本発明のELディスプレイの断面図。

【図10】 本発明のELディスプレイの画素部の回路 図.

【図11】 本発明のELディスプレイの作製行程を示 50 寸図。

ao

61 【図12】 本発明のELディスプレイの作製行程を示す図。

【図13】 本発明のELディスプレイの作製行程を示す図。

【図14】 本発明のELディスプレイの作製行程を示す図。

【図15】 本発明で用いられるソース信号線駆動回路 の回路図。

【図16】 本発明で用いられるラッチの上面図。

【図17】 本発明のELディスプレイを用いた電子機 *10*器。

【図18】 従来のELディスプレイの画素部の回路 図。

【図19】 従来のELディスプレイの駆動方法を示す タイミングチャート。

【図20】 TFTのIDS-VGS特性を示す図。

【図21】 本発明のELディスプレイの上面図及び 断面図。

【図22】 本発明のELディスプレイの断面図。

【図23】 本発明のELディスプレイの上面写真。

【図24】 本発明のELディスプレイの駆動方法を 示す図。

【図25】 本発明のELディスプレイの上面図。

【図26】 EL素子とEL駆動用TFTの接続の構成を示す図と、EL素子とEL駆動用TFTの電圧電流特性を示す図。


【図27】 EL素子とEL駆動用TFTの電圧電流 特性を示す図。

【図28】 EL駆動用TFTのゲート電圧とドレイン電流の関係を示す図。


#### 【符号の説明】

- 101 画素部
- 102 ソース信号線駆動回路
- 102a シフトレジスタ
- 102b ラッチ(A)
- 102c ラッチ(B)
- 103 書き込み用ゲート信号線駆動回路
- 104 消去用ゲート信号線駆動回路
- 105 画素
- 106 時分割階調データ信号発生回路
- 107 スイッチング用TFT
- 108 EL駆動用TFT
- 20 109 消去用TFT
  - 110 EL素子
  - 111 対向電源


【図1】




[図2]





【図3】







【図6】







[図7]










[図10]









【図11】






【図13】





526~533:7型不被物領域 534a~534d,542:1岁,7k77/ 535~539:7型不統物領域 540,541,543,544:p型不純物領域 546:第1權問題議膜


【図14】




[図15]









[図19]




【図20】





[図21]





【図24】

[図23] 19 Tal 1.77-4.基图 (F) 걸 Ţ Tan e O G e 15七目の画業


【図25】









[図26]





[図27]



フロントページの続き

(51) Int. Cl. <sup>7</sup>

識別記号

FΙ

テーマコード(参考)

G O 9 G 3/20

 $6\ 4\ 1$ 

G 0 9 G 3/20

641E 6 4 1 A

H05B 33/14

H 0 5 B 33/14

Α

Fターム(参考) 3K007 AB02 AB04 BA06 BB01 BB02

BB06 DA00 DB03 EB00 FA01

FA02 FA03 GA04

5C080 AA06 BB05 CC03 DD03 FF09

HH22 KK02 KK10 KK14 KK43

5C094 AA07 AA10 AA15 AA42 AA43

AA44 BA03 BA27 CA19 EA04

EA05 EB02 ED02 HA05 HA06

HA07 HA08 HA10